

# Pre-Emphasis 기능을 갖는 10Gbps 드라이버의 설계

\*이우관, 임우진, 김수원  
고려대학교 전자컴퓨터공학과  
e-mail : [wklee@asic.korea.ac.kr](mailto:wklee@asic.korea.ac.kr), [rimwoojin@asic.korea.ac.kr](mailto:rimwoojin@asic.korea.ac.kr),  
[ksw@asic.korea.ac.kr](mailto:ksw@asic.korea.ac.kr)

## 10Gbps Driver Design with Pre-Emphasis Functionality

\*Wookwan Lee, Woojin Rim, Soo-Won Kim  
Department of Electronics and Computer Engineering  
Korea University

### Abstract

This paper proposed 10Gbps driver with pre-emphasis for high speed transmitter. the proposed driver increase bandwidth using Ft doubler method and design driver block and pre-emphasis block in together. Pre-emphasis functionality confirmed to control VDS of current source o driver, not to control slew rate of termination resistor. The proposed driver is designed in a 1.5V/0.13um 1-poly, 5-metal CMOS mixed-signal process.

### I. 서론

마이크로 프로세스 보드, 광 통신, 허브와 라우터 등의 지속적인 속도의 증가는 Off-Chip 데이터의 전송 속도를 수 Gbps 영역에서 동작을 요구한다[1]. 그러나 Chip과 Board 사이의 전송에서 전송 속도 증가에 따른 많은 문제점들을 가지고 있다. 문제점들을 언급하기 앞서 전송 속도를 증가시키는 기존의 방법은 주로 병렬 버스를 증가시키는 방법을 이용하였다. 병렬 버

스를 증가시키면 손쉽게 전송 대역을 높일 수 있으나 회로의 복잡도와 IC Package의 복잡도와 가격을 증가시킨다. 또한 채널간의 스큐(Skew)와 데이터 오정렬을 일으켜 신뢰도를 급격히 떨어뜨리게 되는 단점이 발생한다. 이러한 문제를 극복하기 위한 방법으로 병렬 데이터를 직렬 데이터로 변환시켜 전송하는 방법이 연구되고 있다[2]. <표 1>은 시리얼 링크의 표준을 보여준다. 전송 속도를 살펴보면 수 Gbps의 대역폭을 가지는 것을 확인할 수 있다. 이를 위해서 수 Gbps를 전송할 수 있는 고속의 드라이버의 중요성이 증가하고 있다.

표 1. 고속 시리얼 링크의 표준

표준	속도
IEEE 802.3	1Gbps
Infiniband™	2.5Gbps
XFI	10Gbps

수 Gbps이 고속의 데이터는 주로 전송선의 Skin effect와 기생 정적용량에 의해 High-Frequency 대역에서 감쇄가 발생하게 된다. 이를 보상해 주기 위해서 많은 고속의 드라이버가 Pre-emphasis를 사용하고 있다.

본 논문에서는 초고속 전송기를 위한 Pre-emphasis 기능을 갖는 Line Driver에 대해서 설명할 것이다. Line Driver의 가장 큰 단점인 많은 전력소모를 줄이

기 위해서 Half-Vdd 방식의 드라이버를 이용하여 회로를 설계하였다. 그리고 Bandwidth를 증가시키기 위해  $f_T$  Doubler 방식을 응용하였다. 그리고 Differential 구조를 사용하여 Common-mode-noise를 줄일 수 있도록 하였다.

## II. 기존의 드라이버

드라이버는 채널에서 전송되는 데이터가 원하는 전압 폭과 모양을 가지고서 직렬의 Analog 과형을 전송해준다. 높은 데이터 전송률을 가지기 위해서 채널의 Termination 특성이 매우 좋아야 할 뿐 만 아니라, 전송기의 각 노드에서 전압의 rising time과 falling time을 줄여야 한다. rising time과 falling time은 다음과 같이 구할 수 있다.

$$\Delta t = \frac{C_{node}\Delta V_{node}}{I} \quad (1)$$

현재 가장 널리 사용되고 있는 드라이버의 방식은 그림 1에서 보는 것과 같이 Inverter, Open drain, 그리고 Low-Voltage-Differential-Signaling (LVDS) 방식이다. 우선적으로 위에서 설명된 방식들의 장단점들 다시 보겠다.




그림 1. 기존의 드라이버  
((a) Inverter, (b) Open drain,)

### 2.1. Inverter

그림 1.(a)는 Inverter를 이용한 드라이버를 나타낸 것이다. Push-Pull 형태로 swing 폭이 VDD에서 GND로 매우 크다. 그러나 swing 폭이 큰 만큼 고속 전송에는 적합하지 않고, (그림 1.1(a))에서와 같이 Series Termination을 해야 하므로 완벽한 matching이 불가능하다. 또한 differential type을 이루기 힘들어 Common-mode-noise에 취약한 단점이 있다.

### 2.2. Open drain

그림 1.(b)는 전류 모드 방식인 differential 방식의 Open drain 드라이버를 표현한 것이다. 두 개의 NMOS는

상보적인 스위치 역할을 해 전류원에서 흐르는 모든 전류가 흐른다. Open drain 드라이버의 Termination은 채널의 끝에서 Parallel Termination이 이루어져 반사파 방지를 위한 Termination이 용이하다. Open drain 드라이버는 기본적으로 전류 모드 방식으로 다음과 같은 장점을 가지게 된다. 첫째로, 전류원에서 일정한 전류가 흐르기 때문에 전압원과 substrate에서의 noise를 최소화할 수 있다. 둘째로, 수 Gbps 데이터 전송률에서 static power를 소모하지만 전체적인 power 소모는 전압 모드 드라이버보다 적다. 셋째로, 전류에 의해 전압 swing이 조절되기( $IR_{term}$ )에 커다란 전압 swing없이 드라이버 구현이 가능하다. 두 개의 단점이 존재한다. 첫째로, 단지 1개의 load로 전류가 흐르기 때문에 커다란 electro-magnetic interference (EMI)가 존재한다. 둘째로, 전체적인 데이터 전송률이 load에서 보이는 시상수 RC에 의해 속도의 제한을 받는다.

### 2.3. LVDS

LVDS는 초고속 Serial 데이터 전송에 있어서 폭 넓게 사용되고 있다. LVDS의 전형적인 형태는 그림 1.(c)에 있다. LVDS는 differential 데이터 전송에 사용되고 있다[3]. load 저항은 impedance matching과 전류를 전압으로 바꾸어주는 current-to-voltage converter 역할을 한다. Open drain 드라이버와 비교하여, LVDS는 전류 모드 방식으로 구동되므로 같은 전압 swing 폭을 가지고 있지만, 한 쪽 load로만 전류가 흐르는 Open drain 방식과 달리 양쪽으로 전류가 흐르기 때문에 EMI를 최소화할 수 있다. 그러나 이러한 LVDS 역시 단점을 가지게 된다. 첫째로, 4개의 MOS가 적층이 되어 낮은 전원에서 설계에서 어려움을 가지게 된다. 둘째로, PMOS와 NMOS를 동시에 사용하기 때문에 동작 주파수가 작아질 수 있다. 셋째로, 입력 PMOS와 NMOS가 매우 크기 때문에 LVDS를 구동하기 위해 많은 Buffer가 필요하다

## III. 제안된 드라이버

그림 2는 제안된 Pre-emphasis 기능을 갖는 고속드라이버를 표현한 것이다. 제안된 드라이버는 NMOS와 PMOS의 differential pair를 이용하여 pre-driver를 구성하였다. 제안된 드라이버는 기본적으로 Half-VDD를 갖는 LVDS를 기본으로 하여 설계하였다[4]. 전압 swing의 중심을 Half-VDD로 고정시키고 Termination 저항을 두 개로 나눔으로서 드라이버가 소모하는 파워의 양을 줄일 수가 있기 때문이다. 그리고 differential 구조를 유지하고 있어서 Common-mode noise 특성이 우수하다.




그림 2. Pre-Emphasis 기능을 갖는 드라이버

제안된 드라이버는 Ft Doubler 방식을 응용하여 드라이버의 bandwidth를 증가시켰다. 이에 대한 표시는 (그림 3)에 나타내었다. 입력에서 데이터 변환이 발생하는 경우 아직 Pre-emphasis 입력에서의 데이터 변환은 아직 발생하지 않게 된다. 이에 따라 PMOS와 NMOS의 gate와 source에서 보이는 기생 정적용량은 Series로 보이게 되어 전체적인 입력 정전용량을 줄이게 된다. 주파수 변화에 따른 입력 임피던스 량은 수식 (2)와 같다.

$$Z_{in} = \frac{2g_m + sC_{gs}}{sC_{gs}} = \frac{1 + s/2\omega_t}{sC_{gs}/2} \quad (2)$$

수식 (2)에서 보면 기본적인 differential 회로에서와는 달리 동작 주파수가 2배로 증가함을 볼 수가 있다.




그림 3. Ft Doubler의 구동 S초등

기존의 Pre-emphasis는 Termination에 흐르는 저항의 양을 조절하여 Slew rate를 조절하여 peaking이 발생하도록 하였다. 그러나 LVDS의 방식에 있어서는 전류원으로 동작하는 PMOS와 NMOS가 전체적인 데이터의 swing

폭을 주도적으로 결정하게 된다. 따라서 전류원의 V<sub>DS</sub> 값을 조절하여 고주파에서의 데이터 전압 swing 폭을 증가시키는 방법을 선택하였다. 이러한 방법을 선택하여 LVDS가 저전압에서도 동작이 가능하게 하고 Pre-Emphasis를 하기 위한 또 다른 블록의 구현할 필요성을 줄였다. 그림 4는 Pre-Emphasis 동작원리를 표현하였다.




그림 4. (a) Pre-emphasis 발생 시  
(b) 일반적인 동작 시

#### IV. 모의실험 결과

그림 5는 LVDS와 제안된 드라이버의 pad와 ESD의 기생 부하 정전용량인 1.2pF과 package 모델에 대해 주파수 특성을 모의실험한 결과이다. 기존의 LVDS 회로에서의 대역폭은 3.2GHz까지 동작이 가능하다는 것을 보여주고 있다. 반면에 제안된 회로는 4.5GHz까지의 동작 주파수가 증가하여 1.3GHz만큼의 주파수 동작 특성이 개선되었다.




그림 5. 드라이버의 주파수 특성 비교

그림 6은 10Gbps에서의 드라이버의 Eye Diagram을 보여주고 있다. 직렬 데이터를 겹쳐서 나오게 되는 stream 신호를 겹쳐서 모의실험한 결과 10ps의 지터를 가지고 있는 것을 확인할 수 있었다. 이는 Pre-emphasis와 데이터

신호를 동시에 진행하기에 Pre-emphasis의 영향이 그대로 반영되기 때문이다. 10Gbps에서 주어진 부하에서 문제없이 출력 데이터가 전송선을 따라 전송되는 것을 확인할 수 있었다.




그림 6. 드라이버의 Eye Diagram

## V. 결론

본 논문에서는 고속 전송기용 Pre-emphasis를 갖는 고속 드라이버를 CMOS 0.13um 공정을 사용하여 설계하였다. 제안된 드라이버는 일반적인 LVDS를  $f_T$  Doubler 방식을 응용하여 드라이버의 bandwidth를 증가시켰다. 또한 드라이버와 Pre-emphasis를 같이 구현하여 또 다른 Pre-emphasis 블록의 설계의 필요성을 제거 하였고 이에 따른 전체적인 파워 소모의 감소가 예상된다. Pre-emphasis는 전류원에 걸리는  $V_{DS}$ 를 조절하여 구현하였다. 모의실험 결과 10Gbps의 데이터 전송에서 지터는 10ps였고 데이터 전압 swing 폭도 800mV였다. 제안된 드라이버는 초고속 데이터 전송인 10G optical fiber, 10Gigabit ethernet, OC-192와 같은 곳에 적용할 수 있다.

## 참고문헌

- [1] S. Horowitz. M., Chih-Kong Ken Yang, Sidiropoulos. "High-Speed Electrical Signaling : overview and limitation" *Micro IEEE*, 18 Issue: 1:12-24, Jan/Feb 1998
- [2] C. K. K. Yang, M. A. Horowitz, "A0.8-um CMOS 2.5Gb/s over-sampling receiver and transmitter for serial links," *IEEE J. Solid-State Circuit*, vol.31, pp. 2015-2013, Dec 1996
- [3] A. Vecchi D Boni, A. Pierazzi, "LVDS I/O interface for Gb/s per pin operation in 0.35um CMOS," *IEEE J. Solid-State Circuit*, vol. 36 No. 4 pp. 1920-1924, Apr. 2001
- [4] Kamran Faran, David A. Johns, "A CMOS 10-Gb/s Power-Efficient 4-PAM Transmitter" *IEEE J. Solid-State Circuit*, vol. 39 No.3 pp 529-532, Mar 2004