

DTV Receiver의 Front-End module Interface 설계에 관한 연구

장우영, 최선준, 박진, 김영철
전남대학교 전자정보통신공학과
e-mail : wyjang@neuron.chonnam.ac.kr

Implementation of Front-End module Interface on DTV Receiver

Woo-Young Jang, Seon-Jun Choi, Jin-Park, Young-Chul Kim
Dept of Electronic and Information Communication Engineering,
& RRC HECS, Chonnam National University

Abstract

본 논문은 HD급의 디지털 방송 수신을 위한 DTV Receiver의 Interface의 구현에 관한 솔루션을 소개 할 것이다. 이를 위해 DTV의 Platform 및 기본 동작을 위한 OS 및 회로 기술 등의 인터페이스 구성에 관한 내용에 관해 자세히 기술 할 것이다.

I. 서론

21세기에 들어서면서 모든 미디어 환경이 급속히 디지털화 되어 가는 추세이다. 2000년 8월 본 방송 대비 시험 방송이 개시되었으며, 2001년 8월 수도권 디지털 방송국의 허가가 이루어져 디지털 방송이 본격화되고 있다. 일반적으로 D-TV는 TV세트에서 디지털 콘텐츠를 보거나 경험할 수 있게 해주는 제품의 총칭으로 디지털 셋탑박스 및 디지털TV세트 등의 제품을 포함한다. 디지털 TV세트는 디지털튜너와 디코더를 내장한 TV세트로 외장형 디지털 셋탑박스 없이도 디지털 신호를 수신하여 보여줄 수 있는 일체형 기기를

말하며, 소비자들의 선호도에 따라서 아날로그나 SD(Standard Definition)급의 방송이 아닌 HD(High Definition)급의 고화질과 멀티채널을 지원하며 고음질을 제공하는 것을 필요로 하게 된다.

본 논문에서는 기존에 개발 되어서 사용되고 있는 OS 중에서 Source Code가 공개된 RTOS(Real Time Operating System)인 uC-OS를 사용하였다. 이는 다른 상용 OS에 비해서 OS porting이 쉽고 System의 안정성과 다양한 Service를 구현 할 수 있게 된다. 본 논문에서는 구현과정의 자세한 기술보다는 전체적인 사용자 인터페이스 부분에 중점을 두어 기술하겠다.

II. 관련 연구

2.1 DTV Receiver Platform

DTV Receiver는 RF Tuner, 디지털 수신기인 Demodulator, SoC(System on a Chip)등으로 구성된다. 이 SoC는 MCU로 동작하며 시스템 디코딩, 오디오/비디오 디코딩 포맷 변환, 그래픽등으로 구성된다. 그 이외에 Receiver에는 아날로그부, Display 구동부,

※본 논문은 LG이노텍 NURI 전자정보가전사업 핵심에로기술과제의 지원에 의해 이루어졌음.

Display장치, 전원부 등이 추가로 들어가 있다. 그림1. 은 DTV Platform의 기본 구성도를 보여준다.




그림 1. DTV Platform Block Diagram

DTV 플랫폼의 Front-End Solution인 디지털 튜너와 복조단인 Demod. 사이의 인터페이스 및 Back-end단의 MPEG Module 인터페이스가 필수적이며 이를 위해 RF 회로 기술력과 인터페이스 설계 기술요소가 필요하게 된다. 본 논문에서는 Front-End Solution에서 Half-NIM 튜너와 디지털 수신기인 Demod.단의 인터페이스 기술에 대해 언급한다.




그림 2. DTV Platform Interface 구성

2.2 Software organization

시스템이 동작하기 위한 기본 S/W 구성은 크게 3가지의 Software API, 환경 및 수행되는 자원관리 및 주변 하드웨어를 제어하기 위한 OS 및 디바이스 드라이버, 하드웨어 개발로 구성되어 독립된 분야가 유기적으로 결합 된다. 연구를 위해서는 Cross compiler Toolchain, JTAG, Terminal 프로그램 등의 환경구축을 하여 개발하여야 한다.

그림 3.은 DTV Platform 시스템의 구동을 위한 S/W 구성을 나타내었다.




그림 3. S/W organization

2.3 OS(uC-OS)

uC-OS는 RTOS로 소스코드를 쉽게 구할 수 있으며 상용으로 사용하지 않는 이상 License fee를 지불하지 않고 일반적인 대부분의 프로세서에 포팅이 가능하다. 또한 이는 Linux보다 부팅시간이 약 10초정도 감소되어 시스템의 전원이 입력되자마자 실시간적으로 동작될 수 있어 본 시스템에서 필수적으로 Porting을 필요로 하게 된다.

III. 시스템 구현

3.1 DTV Front-End Solution

그림 4.는 DTV set에서 Front-End Interface module의 구성도를 나타낸다. 2층기판으로 개발하였으며 IB(In-Band)신호와 OOB(Out-of-band)신호를 받을 수 있으며, MPEG 모듈과의 인터페이스를 위하여 출력 Port를 두어 설계하였다.




그림 4. Front-End Interface module

3.1.1 Half-NIM(Network Interface Module)

디지털튜너와 디지털 수신기인 복조 IC와의 인터페이스를 위해 LG이노텍의 싱글 컨버전 튜너인 사용하였다. 주파수를 생성하고 혼합하여 IF 신호를 출력해주는 부품인 MOPLL IC를 사용한다.. MOPLLIC로는 TUA6034를 사용하였으며, 디지털 지상파 방송

(ATSC)에 사용되며, 주파수범위는 57MHz에서 863MHz까지 커버한다. 그리고 입력전압은 5V로 44MHz의 In Band Output신호를 출력으로 내보내며 밴드선택과 제어는 I²C Bus 방식에 의하여 디지털로 제어된다.

3.1.2 디지털 수신기(VSB/QAM)

복조IC로는 LG전자의 칩셋을 사용하였다. 이는 VSB/QAM의 원칩 디바이스로 10-bit A/D Converter가 직접되어 있으며, Parallel/Serial MPEG-2 T/S와 I2C bus interface, 그리고 low IF Input 뿐만아니라 44MHz IF Input도 지원하며 직렬과 병렬의 MPEG-2 전송 인터페이스를 가진다. 또한 128pin TQFP package로 동작 전압은 3.3V(I/O)와 1.8V(Core)이다.

복조IC는 호스트 프로세서와 I²C 버스를 통해 인터페이스 하면서 내부 칩의 각 블록의 기능을 제어할 수 있다. 이는 공통된 버스 위에 있는 수 많은 디바이스를 제어할 수 있는 SDA, SCL 두 신호로 구성된 I²C 버스 인터페이스에 의해 제어되어진다.

서 적용을 위해 크기를 최소화 하였다. 또한 아날로그부와 디지털 신호부의 그라운드를 따로 분리시켜 Copper 작업을 하여 구현하였다.




그림6. Front-End Module의 최종 Layout

IV. 결론 및 향후 연구 방향

디지털 TV는 21세기 새로운 문명사적 패러다임의 대전환을 주도하는 핵심 인프라임은 물론 우리나라의 10대 IT 성장엔진의 핵심 동력원으로 채택되었다. DTV Platform을 구현하기 위해서는 OS등의 시스템의 특성과 구성 요소들의 이해가 상당히 중요하며, 이를 위해 우선적인 H/W module의 이해가 선행되어야 한다. 본 논문에서는 디지털 방송 기술을 확보하기 위한 DTV Platform에서 Front-End단인 디지털튜너 및 demodulator인 디지털 수신기의 인터페이스 설계를 PCB 개발 툴을 이용하여 구현하였다. 특히 성능 개선을위해 튜너의 성능을 향상될 수 있도록 RF설계 인터페이스 기술력 고려하였다. 향후 전체 DTV Platform set을 구현하기 위해 본 논문에서 설계한 Front-End Solution과 SoC인 TPV9000과 인터페이스를 설계하여 HD급의 고화질 및 고음질의 DTV Platform을 개발할 것이다.




그림 5. 디지털 수신기의 Functional Block Diagram

3.2 Schematic and Layout Design

전원부 및 복조IC인 VSB/QAM 수신기의 회로를 구성한 부분으로 전원부에는 cap.를 사용하여 리플잡음을 제거하였으며 25MHz의 Crystal을 사용하였다. 회로구성은 크게 Half-NIM 튜너와 복조IC의 인터페이스 부분과 OOB-Low Pass Filter(LPF) 부분으로 구성하였다. 그림6. 는 PCB설계툴을 사용하여 Layout작업을 한 그림이다. 부품의 배피와 배선을 효율적이고자 하는 노력으로써 쓸데없는 공간을 최소화 하고자 하여 나중에 D-TV set나 디지털 셋탑박스의 핵심부품으로

참고문헌

- [1] ATSC, ATSC Doc A/74, ATSC Recommended Practice: Receiver Performance Guidelines. 18 June 2004
- [2] ATSC, ATSC Doc A/53, ATSC Digital Television

Standard, 1995

- [3] BEHZAD RAZAVI, RF MICROELECTRONICS, PERNTICE HALL, 1998
- [4] PHILIPS Electronics, The I²C-BUS SPECIFICATION", Version 2.1 January 2000
- [5] Texas Instruments "TVP9000 Datasheet", September 2005
- [6] 강동두, 서홍수 저, 차세대 디지털 방송기술, 동일출판사, 2005
- [7] 박재홍, 지상파 DTV기술개발, 정보통신학회지, 2000