Proceedings of the Korea Information Processing Society Conference (한국정보처리학회:학술대회논문집)
- 2005.05a
- /
- Pages.1765-1768
- /
- 2005
- /
- 2005-0011(pISSN)
- /
- 2671-7298(eISSN)
Design of Advanced Successive Approximation A/D Converter for High-Speed, Low-Resolution, Low-Cost, Low-Power Application
고속, 저해상도, 저비용, 저전력용 Successive Approximation A/D 변환기의 설계
- Kim, Sung-Mook (Dept. of Electronics and Electrical Engineering, Sung Kyun Kwan University) ;
- Chung, Kang-Min (Dept. of Electronics and Electrical Engineering, Sung Kyun Kwan University)
- Published : 2005.05.13
Abstract
Binary-search 알고리즘을 이용한 새로운 6-bit 300MS/s ADC 를 제안 하였다. 본 연구에서 제안된 ADC 는 저전력, 고속동작, 저해상도의 응용분야에 적합하도록 설계 되었다. 11 개의 rail-to-rail 비교기와 기준전압 발생기, 그리고 기준전압 제어회로로 구성 되었으며, 이는 기존의 구조와는 다른 전혀 새로운 형태로 제안된 것이다. 전력소모를 줄이기 위해 비교기 공유기술을 사용하였다. 또한 ADC 의 sub-block 인 rail-to-rail 비교기는 인버터 logic threshold 전압 값을 이용한 새로운 형태의 비교기를 제안하였다. 비교기는 인버터와 n-type preamp, p-type preamp 그리고 각각에 연결되는 latch 로 구성되었다. 기존의 rail-to-rail comparator 에 비해 입력 범위 전체 영역에서 일정한 gm 값을 얻을 수 있다. 실험결과 2.5V 공급전압에서, 17mW 의 전력 소모를 보이며, 최대 304MS/s 의 데이터 변환율을 가진다. INL 과 DNL 은 입력신호가 2.38Mhz 의 주파수를 가지는 삼각파일 때, 각각
Keywords