

Particle 입자에 의한 CMP 마이크로 스크래치 발생 규명

황응림, 김형환, 이훈, 피승호, 최봉호

(주) 하이닉스 메모리 연구소

Particle induced micro-scratch in CMP process

Eung-rim Hwang, Hyung-hwan Kim, Hoon Lee, Seung-ho Pyi, Bong-ho Choi

Memory Research & Development Division, Hynix Semiconductor, Inc.

Abstract : In this study, we proposed CMP micro-scratches generated by contaminative particle which existed on the wafer surface prior to CMP process. The CMP micro-scratches are one of the slurry abrasive related damage. To reduce the micro-scratches, research efforts have been devoted to the optimization of slurry abrasive size distribution. In addition of slurry abrasive, it was found that contaminative particles also were major CMP micro-scratch source.

Key Words : CMP, scratch

1. 서 론

CMP 공정은 DOF(Depth of Focus) margin 확보를 위한 ILD(Inter Layer Dielectrics)의 광역 평탄화 방법으로 가장 효율적인 공정일뿐만 아니라, STI(Shallow Trench Isolation) 및 W plug를 형성을 위한 isolation CMP와 Cu damascene CMP 공정에도 적용되고 있는데, 향후 다양한 기능에 부응하는 CMP 공정이 개발될 전망이다.

반도체 Device의 선폭이 100nm 이하의 기술이 이미 양산단계에 이르렀고 금속 배선의 다층 구조도 점점 증가될 것이므로 CMP 공정의 중요성은 점점 높아지고 있는 추세이다. 그러나, 현재의 CMP 공정은 수십에서 수백 nm의 연마 입자를 포함하는 슬러리를 사용하고 있으므로 연마입자에 의한 스크래치는 피할 수 없으나, 슬러리내 1 μm 이상의 연마입자를 제거하거나 적당한 분산제를 사용하여 입자간 agglomeration을 방지함으로써 커다란 스크래치 억제 효과를 얻고 있다.

반도체 공정에서는 슬러리 입자에 의한 스크래치뿐만 아니라 CMP 공정이 진행되기 전의 웨이퍼 표면 위에 존재하는 여러 이물질들이 스크래치를 유발시킬 수도 있는데, 본 연구에서는 이러한 이물질에 의해 생성된 스크래치의 현상 및 원인 분석을 통해 device yield를 향상 시킬 수 있었다.

2. 실 험

본 연구에서는 Rotary 방식의 AMAT사 Mirra 장비에서 알카리성 fumed SiO₂계 슬러리(평균 입도 ~ 200nm)를 사용하여 일정 패턴위에 ILD가 층착된 200 mm 웨이퍼를 연마하여 스크래치 수준을 분석하였다. 스크래치는 KLA사 장비(2371 Blazer)를 사용하여 defect을 검출하였고 in-line SEM으로 스크래치 발생 수준이 비교되었다.

3. 결과 및 고찰

그림 1은 슬러리내 연마 입자에 의한 전형적인 CMP 마이크로 스크래치를 보여주는 것으로 거시적으로는 그림 1의 (a)와 같이 연속적인 선같이 보이지만, 미세하게 관찰하면 그림 1의 (b)와 같이 연마입자와 연마 대상막간의 마찰에 의해 불연속적인 모양을 갖는다.




그림 1. 슬러리 연마 입자에 의해 ILD 층에 형성된 전형적인 마이크로 스크래치

이러한 마이크로 스크래치는 ILD 층에 형성되는 contact간 전기적인 단락을 유발하므로 직접적인 yield drop의 원인이 되고 있다.

그림 2는 연마전에 이율질이 상대적으로 많은 웨이퍼를 연마후 관찰한 것으로 그림 1과 같이 종전에 알려진 슬러리내 연마입자에 의해 유발된 스크래치와는 다른 형태의 스크래치가 다양 발견되었다.




그림 2. 연마 전 이율질이 많이 존재하였던 웨이퍼 표면에서 연마 후 주로 관찰된 마이크로 스크래치

그림 2의 스크래치의 형상은 깊게 패인 입술 형태의 1개의 스크래치와 얕게 패인 일련의 스크래치들로 이루어져 있음을 알 수 있었다. 이는 $1 \mu\text{m}$ 이상의 구형이 아닌 불규칙한 모양의 미세한 이율질이 ILD 층과의 1차 충돌로 깊게 패인 형태의 스크래치를 형성하고 2차 충돌 이후에는 얕게 패인 형태의 스크래치를 추가로 형성하는 것으로 판단된다.

그림 3은 ILD 층의 이율질 주변에 존재하는 마이크로 스크래치를 CMP 진행 후 관찰한 것으로 그림 2와 유사한 형태를 보이는 것이 확인 되었다.




그림 3. 연마 후 이율질 주위에서 관찰된 스크래치

그림 3에서 ILD 층내에 존재하던 이율질이 연마

공정에 의해 부서지면서 주변에 그림 2와 같은 형태의 스크래치를 생성하고 계속해서 아주 미세하게 부서지기 전까지는 유사한 스크래치를 대량으로 계속해서 생성시키는 것으로 판단된다.

이율질에 의한 스크래치의 다양 발생은 Device yield drop의 중요한 원인을 제공하는데, 본 연구에서는 연마 전 이율질 생성의 원인 해결을 통해서 DC leakage fail 및 Total DC fail를 감소 시킬 수 있었다.

4. 결 론

연마 전 이율질은 연마과정중 ILD층 위에 마이크로 스크래치를 다양으로 발생시킴으로써 device yield를 크게 떨어뜨렸으나, 그 원인이 제거 해결됨으로써 DC leakage fail portion은 약 18% 그리고 Total DC fail portion은 약 23%를 증가시킬 수 있었다.

참고 문현

- [1] J. Huang, H. C. Chen, J. Y. Wu, and W. Lur, in 4th International CMP for VLSI/ULSI Multilevel Interconnection Conference(CMP-MIC), 1999, P.77-79.
- [2] J. M. Steigerwald, S. P. Muraka, and R. J. Gutmann, Chemical Mechanical Planarization of Microelectronic Materials, John Wiley & Sons, Inc., 1997
- [3] H. S. Park, J. G. Jung, J. Y. Park, J. H. Shin, C. H. Ryu, H. C. Sohn, H. G. Kang, T. Katho, and J. G. Park, in 9th International CMP for VLSI/ULSI Multilevel Interconnection Conference(CMP-MIC), 1999, P.357-365.