

기판 집적형 도파관을 이용한 다양한 형태의 도파관 여파기

Various Types of Wavuguide Filters Using Substrate Integrated Waveguide (SIW)

윤태순

(광운대학교, 박사과정)

남희

(광운대학교, 석사과정)

이명길

(광운대학교, 석사과정)

이종철

(광운대학교, 부교수)

Key Words : Iris 여파기, 기판 집적형 도파관 (SIW), 대역 통과 여파기

목 차

I. 서론

II. Iris 도파관 여파기 설계

III. SIW 여파기 제작 및 측정 결과

IV. 결론


참고문헌

I. 서론

21세기 정보화시대의 본격적인 개막으로 이동 통신, 위성 통신 및 위성 방송 등이 실용화됨에 따라 마이크로파 대역의 고주파를 이용한 기술이 점점 활성화되고 있으며, 정보 통신용 고주파 부품에 대한 사업적중요성의 인식과 더불어 최근 그 수요가 폭발적으로 증가하고 있다. 또한 현재 이동 통신에서 상용화되고 있는 L-band 뿐 아니라, 위성 통신 및 위성 방송이 보편화 됨에 따라 위성 통신 대역인 Ku-, Ka-band용 무선 통신 소자 및 시스템의 개발이 활성화되고 있다.

이러한 초고주파용 소자를 설계하는 것은 전송 선로의 연구가 기초가 된다. 대표적인 전송 선로로는 마이크로 스트립 선로와 밀리미터파 대역에서 저손실 전송 선로로 각광 받는 코플라나 웨이브가이드(CPW)가 있으며, 고전력 전송과 높은 Q 값의 장점을 갖는 도파관이 있다. 특히, 도파관은 높은 Q 값을 이용하여 다른 전송 선로 구조에 비해 우수한 특성을 가지는 소자를 구현할 수 있으므로 활용도가 매우 크지만, 집적화가 힘들다는 단점이 있다.

이에 그림 1과 같이 도파관의 세로축 벽면을 비아 홀(via-hole)로 대체함으로써 도파관을 유전체 기판에 집적화시키는 기판 집적형 도파관(SIW; Substrate Integrated Waveguide)이 연구되었다 [1, 2].



<그림 1> 기판 집적형 도파관 구조

<Fig. 1> SIW structure

그림 1에서 표현한 바와 같이 기판 집적형 도파관은 비아 홀을

통하여 구형 도파관(Rectangular Waveguide)을 구현한 것이다.

구형 도파관의 세로축 벽면을 비아 홀로 대체하였을 때, 비아 홀 사이의 간격, d 를 0.2λ 보다 작게 한다면 $0.1 \text{ dB}/\lambda$ 이하의 손실을 갖는 구형 도파관으로 근사화 할 수 있다 [1]. 이 때, 근사화된 기판 집적형 도파관의 전파 모드와 차단 주파수 특성은 기본적인 구형 도파관의 특성을 따른다. 즉, 기판 집적형 도파관의 기본 전파 모드(dominant mode)는 TE₁₀ 모드가 된다. 또한 유전체 기판의 두께가 도파관의 높이에 대칭되고 ($b = h$), 일반적으로 유전체 기판의 두께, h 가 비아 홀 사이의 거리, a 보다 작게 되어 ($a > 2h$) 비아 홀 사이의 거리에 의해 기본 모드, TE₁₀ 모드의 차단주파수를 결정하게 된다. 즉, 기판 집적형 도파관의 차단 주파수는 다음 식을 따른다 [3].

$$f_{c, nm} = \frac{1}{2\pi\sqrt{\mu\epsilon}} \sqrt{\left(\frac{n\pi}{a}\right)^2 + \left(\frac{m\pi}{b}\right)^2} \quad (1)$$

$$\rightarrow f_{c, 10} = \frac{1}{2a\sqrt{\mu\epsilon}}$$


위 식에서 a, b 는 각각 구형 도파관의 가로, 세로 길이이며, ϵ, μ 는 각각 유전율과 투자율을 나타낸다.

기판 집적형 도파관은 세로축 벽면을 비아 홀로 근사화 함에 따른 손실과 도파관 내부가 비어 있는 구형 도파관과 달리 일정한 손실을 갖는 유전체로 채워짐에 따른 손실을 갖고 있지만, 기판 위에 구현되는 기존의 마이크로 스트립 선로나 코플라너 웨이브 가이드 선로에 비해 월등히 높은 Q 값을 나타낸다. 또한 기판 위에 비아 홀만으로 구현되므로 다른 소자와의 연결이 쉽게 되어 기존 도파관이 갖는 집적화의 문제점을 극복할 수 있다. 본 논문에서는 위성 통신에서 사용하는 12 GHz의 기판 집적형 도파관 구조의 여파기를 설계하는 한편, 기판 집적형 도파관과 마이크로 스트립 선로와의 트랜지션 회로를 설계하여 측정하였다. 또한, 직렬 구조의 일반적인 iris 여파기의 구조 뿐 아니라, 병렬 형태의 iris 여

파기를 설계 하므로써 여파기 구조의 다양성을 보이고자 하였다.


II. Iris 도파관 여파기 설계

전송 선로 구조를 갖는 대역 통과 여파기 중 가장 일반적이라 할 수 있는 것이 용량성 겹 결합 반파장 공진기로 구성되는 대역 통과 여파기이다. 겹 결합 여파기는 반파장의 전기적 길이를 갖는 공진기와 공진기 사이의 겹으로 표현되는 J-인버터로 구성된다. J-인버터는 π 형의 회로 구조로 이루어져 있으며, 병렬 구조의 회로 임피던스를 다른 구조의 회로 임피던스로 변환해 주는 역할을 한다. 반면, K-인버터는 J-인버터와 동일한 역할을 하는 것으로 그림 2에서 나타낸 바와 같이 T형의 회로 구조를 갖는다 [4].



<그림 2> J-인버터와 K-인버터의 구조
Fig. 2> J-Inverter and K-Inverter

겹결합 여파기에서 공진기 사이의 겹은 등가적으로 정전용량을 나타내어 J-인버터를 구현한 것이라 할 수 있다. 이와 유사하게 도파관 여파기는 등가적으로 유도용량을 나타내는 iris로 K-인버터를 구현하여 대역 통과 여파기를 설계하게 된다. 즉, iris를 이용한 도파관 대역 통과 여파기는 겹결합 여파기와 유사하게 반파장의 전기적 길이를 갖는 공진기와 공진기 사이에 유도용량으로 나타나는 K-인버터로 구성되며, 이 K-인버터는 iris로 구현된다. 이러한 iris 대역 통과 여파기의 구조는 그림 3에 나타내었다.



<그림 3> Iris 도파관 여파기 구조
<Fig. 3> Structure of a Iris waveguide

그림 3에서 θ 는 전기적 길이를 나타내며, X 는 K-인버터를 구현하는 iris의 유도용량 값이다. 각 부분의 유도용량 값은 다음 식을 통해 얻을 수 있다.

$$Q = 1 - \sqrt{1 - (2a/3\lambda)^2} \quad (2-1)$$

$$a = a'/a \quad (2-2)$$

$$A = 0.429(1 - 1.56a^2)(1 - 6.75a^2Q) \quad (2-3)$$

$$B = 0.571(1 - 0.58a^2)\sqrt{1 - (2a'/\lambda)^2} \quad (2-4)$$

$$\frac{X}{Z_0} \approx \frac{2a}{\lambda_g} \frac{a^2}{AB} \quad (2-5)$$

위 식에서 a와 a'는 각각 도파관의 횡축 길이와 iris의 길이를 나타내며, λ_g 는 중심 주파수에서의 관내파장을 나타내며 다음과 같이 구해진다.

$$\lambda_g = \frac{\lambda}{\sqrt{1 - (\lambda/2a)^2}} \quad (3)$$

그림 3에 표현되어 있는 전기적 길이와 유도용량 값은 low-pass prototype에 의해 결정되어 지는데, 본 논문에서는 Chebyshev 타입의 여파기를 설계하였다. Chebyshev 타입의 여파기는 일정한 리플 값을 갖는 것으로 그 low-pass prototype 은 아래의 식으로 구할 수 있다.

$$g_0 = 1 \quad (4-1)$$

$$g_1 = \frac{2a_1}{\gamma} \quad (4-2)$$

$$g_k = \frac{4a_{k-1}a_k}{b_{k-1}g_{k-1}} \quad (4-3)$$

$$g_{n+1} = 1 \quad n \text{ odd} \quad (4-4)$$

$$= \coth^2\left(\frac{\beta}{4}\right) \quad n \text{ even}$$

여기에서

$$\beta = \ln\left[\coth\left(\frac{G_r}{17.37}\right)\right] \quad (5-1)$$

$$\gamma = \sinh\left(\frac{\beta}{2n}\right) \quad (5-2)$$

$$a_k = \sin\left[\frac{(2k-1)\pi}{2n}\right] \quad (5-3)$$

$$b_k = \gamma^2 + \sin^2\left(\frac{k\pi}{n}\right) \quad (5-4)$$

이며, k는 정수, G_r 은 리플의 크기를 나타낸다.

식 4와 식 5에서 얻어진 Chebyshev low-pass prototype을 이용하여 K-인버터 값을 구할 수 있으며, 인버터 값에 의해 대역 통과 여파기의 각 공진기의 전기적 길이와 공진기 사이의 유도용량 값을 구할 수 있다.

$$\frac{K_1}{Z_0} = \sqrt{\frac{\pi\Delta}{2g_1}} \quad (6-1)$$

$$\frac{K_i}{Z_0} = \frac{\pi\Delta}{2\sqrt{g_{i-1}g_i}} \quad (6-2)$$

$$\frac{K_{n+1}}{Z_0} = \sqrt{\frac{\pi\Delta}{2g_n g_{n+1}}} \quad (6-3)$$

위 식 6은 K-인버터 값을 구한 것으로 여기서 Δ 는 파장의 부분 대역폭으로 대역 통과 여파기의 파장의 대역폭 ($\Delta\lambda$) 을 여파기의 중심 주파수의 파장 (λ_0)으로 나눈 것이다. 이제 인버터 값을 이용하여 공진기 길이와 유도용량 값을 구하면 다음과 같다.

$$\frac{X_i}{Z_0} = \frac{K_i/Z_0}{1-(K_i/Z_0)^2} \quad (7)$$


$$\Theta_i = \pi - \frac{1}{2} \phi_i - \frac{1}{2} \phi_{i+1} \quad (8-1)$$

$$\phi_i = -\tan^{-1}\left(\frac{2K_i}{Z_0}\right) \quad (8-2)$$

식 7과 식 8을 이용하여 원하는 대역 통과 여파기의 공진기 전기적 길이와 유도용량 값을 구할 수 있다. 그러나, 앞서 기술한 갭 결합 대역 통과 여파기와 중요한 차이가 있다면, 도파관 여파기는 도파관의 크기에 따라 같은 주파수라 할지라도 파장이 달라 지게 되므로 부분 대역폭, Δ 를 사용함에 있어 반드시 관내 파장을 계산하여 적용하여야 한다.

III. SIW 여파기 제작 및 측정 결과


본 논문에서는 앞에서 기술한 방법을 통하여 기판 집적형 도파관 구조로써 그림 4의 (a) 형태의 일반적인 iris 도파관 여파기를 설계하였다. 또한, 그림 4의 (b)와 (c) 형태로 설계함으로써 설계의 다양성을 갖도록 하였다.



<그림 4> 다양한 Iris 도파관 여파기 구조
<Fig. 4> Various Iris waveguide bandpass filters


그림 4에서 나타내었듯이, 다양한 회로에 적용하기 위한 세 가지 다른 구조로 설계하였을 때 iris의 위치가 바뀌게 된다. 즉, (a) 형태는 모든 iris가 공진기의 끝 단면에 위치를 하고 있으나, (b) 형태는 두 번째 iris가 공진기 옆면에 위치한다. 그리고, (c) 형태는 모든 iris를 공진기 옆면에 위치 시켰다. 이러한 iris의 위치 변화로 인하여 유도용량 값이 다소 증가하였고, 동

일한 특성을 맞추기 위해서는 iris의 길이를 다소 감소시켜야 한다. 기판 집적형 도파관 구조에서 주파수가 하향되는 것을 감안하여 미세 조정된 각 구조의 첫 번째 iris의 크기는 (a) 형태, (b) 형태, (c) 형태 각각 3.26 mm, 3.14 mm, 2.87 mm 이며, 두 번째 iris의 크기는 2.32 mm로 고정하였다. 그림 5는 각 형태의 iris 도파관 여파기를 기판 집적형 도파관 구조로 설계한 결과를 도시한 것이다.



<그림 5> SIW 구조의 Iris 도파관 여파기의 설계 결과
<Fig. 5> Simulation results for various SIW Iris waveguide BPF

그림 5는 Zeland사의 IE3D를 이용하여 그림 4에 나타낸 각각의 형태로 설계한 것이다. 각 형태는 리플 0.1 dB를 갖는 3단 Chebyshev 형태로 중심 주파수가 12 GHz가 되도록 설계하였다. 설계된 여파기의 통과 대역폭은 3%이며, 삽입 손실은 2 dB 이내이고, 반사 손실은 16 dB 이내이다. 그림 5로부터 Iris 위치에 따른 Iris 크기의 변화는 다소 있었지만 각 구조에서 유사한 결과를 얻었다.




<그림 6> SIW 구조의 Iris 도파관 여파기
<Fig. 6> Photograph of the SIW Iris waveguide BPF

그림 6은 설계 결과를 바탕으로 RT-duroid사의 유전율 10.2 기판을 이용하여 제작한 사진이다. 본 논문에서 사용한 기판의 두께가 0.635 mm 이므로 도파관 기본 모드인 TE₁₀ 모드를 만족시키기 위해 4.8 mm 간격으로 비아 홀을 형성하여 기판 집적형 도파관을 구성하였다. 이때, 사용한 비아의 반지름은 0.2 mm 이며, 각 측면의 비아 홀의 간격은 0.8 mm로 함으로써 기

판 직접형 도파관이 갖는 손실을 최소화 하였다. 측정을 위한 트랜지션 부분을 포함하여 제작된 여파기는 6.22 X 29.68 mm²의 크기를 갖는다.

그림 7은 그림 6의 기관 직접형 도파관 구조를 갖는 iris 도파관 여파기의 설계 결과와 측정 결과를 비교한 것이다.



<그림 7> SIW 구조의 iris 여파기 측정 결과

<Fig. 7> Measurement results for the SIW Iris Waveguide BPF

여파기는 12 GHz에서 3 %의 통과 대역폭에 약 2 dB의 손실을 갖도록 설계되었고, 제작 과정에서 비아 홀을 형성함에 있어 다소의 손실이 추가되었다. 측정된 여파기는 대역폭이 다소 증가했으며, 약 3.36 dB의 삽입 손실을 보인다.

IV. 결론

본 논문에서는 유전체 기판에 높은 Q 값을 갖는 도파관을 구현하기 위한 기관 집적형 도파관 (SIW)를 이용하여 여파기를 구현하였다. 기관 집적형 도파관은 유전체 기판에 비아 홀만으로 형성할 수 있으므로 그 활용도는 매우 뛰어나다. 본 논문에서 제시한 iris 도파관 여파기는 그 일례로 비아 홀만으로 대역 통과 여파기를 구현 하였다. 또한, 기존의 획일적인 iris 도파관 여파기의 구조에서 벗어나 공진기 측면에 iris를 형성하는 구조로 다양하게 설계함으로써 기관 집적형 도파관 구조에 더 용이하게 적용할 수 있게 하였다.

제시된 기관 집적형 도파관을 이용한 iris 도파관 여파기는 도파관 구조에 비해 유전체 손실에 의한 손실값을 갖지만 유전체 기판에 집적화 시켜 다른 회로와의 집적이 용이하다는 장점을 가진다. 또한, iris가 공진기 측면에 위치하였을 때 유도용량 값의 소량 증가함으로 인해 미세 조정이 필요하지만 여러 다른 형태로 설계될 수 있어 다른 회로와의 집적이 더욱 용이하다. 이러한 구조의 iris 도파관 여파기는 향후 무선 통신 시스템의 집적화 연구를 더 가속화 시키리라 기대한다.

감사의 글

본 연구는 정보통신부 및 정보통신연구진흥원의 대학 IT연구센터 지원사업의 연구결과로 수행되었음 (IITA-2005-(C1090-0502-0034))

참고문헌

1. D. Deslandes and K. Wu, "Single-Substrate Integration Technique of Planar Circuits and Waveguide Filters," *IEEE Trans. Microwave Theory Tech.*, vol. 51, no. 2, pp 593-596, Feb. 2003.
2. D. Deslandes and K. Wu, "Integrated Microstrip and Rectangular Waveguide in Planar Form," *IEEE Microwave and Wireless Components Lett.*, vol. 11, no. 2, pp. 68-70, Feb. 2001.
3. N. Marcuvitz, *Waveguide Handbook*, Peter Peregrinus Ltd., 1986.
4. G. L. Matthaei and L. Young, *Microwave Filters, Impedance-Matching Networks, and Coupling Structures*, Artech House, 1980.
5. W. Grobherr, B. Huder, and W. Menzel, "Microstrip to Waveguide Transition Compatible with MM-wave Integrated Circuits," *IEEE Trans. Microwave Theory Tech.*, vol. 42, no. 9, pp.1842-1843, Sept. 1994.
6. S. T. Choi, K. S. Yang, K. Tokuda, and Y. H. Kim, "A V-Band Planar Narrow Bandpass Filter Using a New Type Integrated Waveguide Transition," *IEEE Microwave and Wireless Components Lett.*, vol. 14, no. 12, pp. 545-547, Dec. 2004.