한국정보과학회:학술대회논문집 (Proceedings of the Korean Information Science Society Conference)

한국정보과학회 (Korean Institute of Information Scientists and Engineers)
권호 표지

재구성 가능한 DCT/DWT 프로세서 설계

The Reconfigurable Processor Design of DCT/DWT

  • 김영진 (경희대학교 전자정보대학) ;
  • 이현수 (경희대학교 전자정보대학)
  • Kim, Young-Jin (College of Electronics and Information, Kyung-hee University.) ;
  • Lee, Hyon-Soo (College of Electronics and Information, Kyung-hee University.)
  • 발행 : 2005.07.01
PDF 다운로드
⟨ 이전 논문 다음 논문 ⟩

초록

최근 이미지 압축, 워터마킹 또는 스케일러블 비디오 코딩 분야에서 DCT와 DWT 연산을 선택적으로 사용하거나, 혼합하여 사용하는 경우가 늘어나고 있다. 이러한 두개의 연산을 사용하는 방법은 소프트웨어적인 프로그램을 사용하거나 하드웨어를 따로 구현하여 사용하였다. 본 연구에서는 하나의 모듈로 두개의 연산을 수행할 수 있는 재구성 하드웨어를 제안한다. 또한 DCT와 DWT연산에 있어서, 가장 많은 연산을 수행하는 부분은 계수(Coefficient)값과 입력 값의 내적 연산(Inner Product)을 수행하는 것인데, 이 내적연산을 하는데 있어서 곱셈기를 사용하지 않는 분산연산을 사용함으로써 연산의 복잡도를 줄이고, 하드웨어의 속도를 빠르게 하였다. 실험 환경은 Altera FPGA를 사용한 Excalibur_ARM (EPXA10F1020Cl) 보드를 이용하여 구현하였으며, 동작속도는 47.85MHz이다.

키워드