

시간지연 신경망을 이용한 기지국용 전력증폭기의 보상기법

황보훈, 나완수, 양영구, 박천석, 김병성
 성균관대학교 전기전자 및 컴퓨터공학과

Power Amplifier Compensation Technique
 based on Tapped Delayed Neural Networks

Hoon Hwangbo, Wansoo Nah, Youngoo Yang, Cheon-Seok Park, Byung-Sung Kim
 Electrical and Computer Engineering, Sungkyunkwan University

Abstract - In this paper, we identify the memory effects of the RF high-power base station amplifiers with Vector Signal Analyzer (VSA). It is found that the model of power-amplifier using Tapped Delayed Neural Networks with back-propagation algorithm shows very accurate modeling performance. Based on this behavioral modeling, we conducted inverse compensation process which also uses Neural Networks.

1. 서 론

최근 들어 기지국의 전력 증폭기 선형화를 위한 많은 연구가 수행되고 있다[1],[2]. 선형화에 대한 연구는 예전부터 많이 있어왔지만 전력 증폭기의 출력이 높아지고 대역폭이 넓어짐에 따른 메모리 효과[4-7],[9]를 고려한 선형화는 아직도 해결 과제로 남아 있다. 선형화를 위해서 우선적으로 수행되어야 할 작업은 정확한 모델링 기법의 확립이다. 정확한 모델링이 된 후에 완벽한 보상 기법을 적용할 수 있기 때문이다. 지금까지 Volterra Series, Weiner, Memory Polynomial, Auto Correlation, Complex Envelope, Tapped Delay Line, 신경망등의 다양한 모델링 기법[18-21]이 소개되었다. 본 논문에서는 NTDL 기법과 신경망을 이용한 방식[22]을 전력 증폭기 모델링에 적용하였다. 선형화 방식은 크게 아날로그 방식과 디지털 방식으로 나눌 수 있는데 아날로그 방식은 효율이 낮으며 단가가 높은 단점이 있다. 또한 WCDMA 나 CDMA2000[3] 과 같은 광 대역, 고출력 시스템에서 발생하는 메모리 효과를 보상하기에는 한계가 있다. 디지털 방식[8],[11]은 A/D, D/A 변환기의 성능 개선으로 인하여 최근까지 많은 방식들이 소개되었다[12-18]. 본 논문에서는 모델링방식과 같은 기법을 역으로 적용하여 보상효과를 보였다. 본 논문의 구성은 2.1 단락에서 모델링에 사용될 신호 파형을 Electronic Signal Generator(ESG)와 VSA를 이용하여 얻어내는 과정을 소개하며 2.2 단락에서 입력과 출력 신호를 이용하여 전력 증폭기를 모델링하며 2.3 단락에서 모델링을 바탕으로 보상 기법을 적용하고 3 장에서 결론을 맺는다.

2. 본 론

2.1 메모리 효과 측정

본 논문의 시뮬레이션을 위해서 모델링 데이터가 필요 하였으며 데이터 추출을 위하여 그림 1 과 같은 테스트 베드를 사용하였다. 실험에 쓰인 테스트베드는 Canada Vancouver 의 Simon Fraser 대학의 장비[23]이며 DUT 로는 Motorola사의 170W LDMOS MRF9180 MOSFET을 이용한 class AB형 전력 증폭기를 사용하였다. 구동 증폭기는 MHL9236과 MRF9045로 구성하였

다. 전체 시스템의 Gain은 49dB 이고 포화 전력 레벨은 54dbm 이다. 증폭기의 내부 구조를 그림 2에 나타내었다.




그림 1. I, Q 데이터 획득용 테스트 베드 구성도




그림 2. 전력 증폭기의 내부 구조

전력 증폭기에 인가하는 WCDMA 신호는 Agilent 사의 ESG E4438C를 이용하였으며 출력신호는 VSA 89641A 를 이용하여 획득하였다. 전체적인 제어는 Agilent 사의 Advanced Design System(ADS)를 이용하였다.

2.2 전력 증폭기 모델링

2.2.1 Tapped Delay Neural Network

획득된 입력과 출력의 Inphase(I), Quadrature(Q) 신호 파형을 Tapped Delay Neural Network (TDNN) 모델의 파라미터로 사용하였다. TDNN의 기본 구조를 그림 3에 나타내었다.




그림 3. TDNN 가법 모델링 구조

TDNN의 I 값과 Q 값의 수식은 식(1)과 같이 나타낼 수 있으며 각 층의 activation 함수는 식(2)와 같이 정의된다[10].

$$I_{out} = \varphi_2 \left(\sum_{i=1}^k \omega_i \varphi_1 \left(\sum_{l=0}^p \omega_i(l) \text{lin}(n-l) + b_i^1 \right) + b_i^2 \right)$$

$$Q_{out} = \varphi_2 \left(\sum_{j=1}^k \omega_j \varphi_1 \left(\sum_{l=0}^p \omega_j(l) \text{Qin}(n-l) + b_j^1 \right) + b_j^2 \right) \quad (1)$$

$$\varphi_1(x) = \tanh(x) = \frac{1 - e^{-2x}}{1 + e^{-2x}}$$

$$\varphi_2(x) = \begin{cases} 1, & x \geq +\frac{1}{2} \\ x, & -\frac{1}{2} < x < +\frac{1}{2} \\ 0, & x \leq -\frac{1}{2} \end{cases} \quad (2)$$

본 논문에서는 TDNN의 I와 Q 값의 delay를 각각 5로 주었으며 5개의 입력층과 2개의 출력층으로 구성되는 신경망 구조를 택하였다. 또한 epoches 값으로는 1000을 주었다. 모델링에 쓰인 데이터는 10000 개를 취하였다. 모델링 블록 다이어그램을 그림 4에 도시하였다.




그림 4. 전력 증폭기 모델링 블록

2.2.2 모델링 결과.

모델링된 I와 Q의 출력값과 AM/AM, AM/PM 관계를 그림 5와 그림 6에 나타내었다. 그림 5에서도 볼 수 있듯이 정확한 모델링 결과를 보이고 있다. 그림 6을 보면 저 전력 부분에서 큰 메모리 효과가 관측됨을 알 수 있다. 일반적인 비선형 방식으로는 이런 메모리 효과를 모델링할 수 없지만 TDNN을 사용함으로써 인하여 상당히 정확한 모델링이 가능하였다.




그림 5. I,Q 모델링 결과, o: 실제 출력, x: 모델링




그림 6. AM/AM, AM/PM 모델링 결과

o: 실제 출력, x: 모델링

2.3 보상 알고리즘 적용

모델링된 구조를 바탕으로 하여 보상 신경망을 그림 7과 같이 구성하였다. 시뮬레이션에 사용된 delay값은 역시 5로 주었으며 5개의 입력층과 2개의 출력층을 사용하여 1000번의 epoches를 수행하였다. 일반성을 확인하기 위해서 전체 시뮬레이션이 수행된 후에 신경망에 80000 개의 입력 데이터를 주어 보상 효과를 보았다. 보상 신경망이 구성된 이후에 이를 모델링된 전력 증폭기 앞단에 위치시키고 시뮬레이션을 수행함으로써 인하여 전체적인 보상 효과를 확인할 수가 있다.




그림 7. 보상 회로 모델링 블록

보상 결과를 그림 8과 그림 9에 나타내었다. 그림 8은 delay를 5로 주고 시뮬레이션한 Power Spectral Density(PSD)이며 그림 9는 delay를 주지 않고 시뮬레이션한 PSD이다. 결과에서도 알 수 있듯이 delay를 주었을 때는 20dB 가량의 보상 효과를 보이고 있지만 delay가 없을 때에는 2~3dB 정도의 보상 효과를 보이고 있다. 이로부터 효과적인 메모리 현상 모델링을 위해서는 delay가 반드시 고려되어야 함을 알 수 있다.




그림 8. 메모리 효과를 고려한 보상 결과




그림 9. 메모리 효과 고려치 않은 보상 결과

3. 결 론

본 논문에서는 기지국용 전력 증폭기의 메모리 현상을 TDNN 기법을 통하여 모델링하였으며 역 시뮬레이션을 통하여 20dB의 보상 효과를 보였다. 10000개의 데이터를 이용해 훈련된 신경망은 80000개의 일반적 데이터 양상을 모델링하는데도 정확한 결과를 보였다. delay를 고려한 모델의 경우는 메모리 현상을 확실히 모델링하였지만 delay가 고려 안 된 모델은 메모리 현상을 예측하는 데 실패하였다. 추후 연구 과제는 본 논문의 모델링 기법과 보상 기법이 CDMA2000과 같은 다양한 신호에도 적용이 가능함을 보이고 실제 테스트베드에 모델링 기법을 도입하여 보상 효과를 확인하는 것이다.

감사의 글

본 연구는 지자체 주도 연구개발 지원 사업인 차세대 마이크로 전자 및 반도체 패키지의 공정 기술 및 신뢰성 기술 확보 사업을 통해 이루어졌으며 이에 감사드립니다.

[참 고 문 헌]

- [1] Steve C. Cripps, Advanced Techniques in RF Power Amplifiers, Artech House, 2002.
- [2] Peter. B. Kenington, High-Linearity RF Amplifier Design, Artech House, Artech House, 2000.
- [3] Michael C. Jeruchim et al, Simulation of Communication Systems: Modeling, Methodology, and Technique, 2nd edition, Kluwer, 2000.
- [4] Stephen A. Maas, Nonlinear Microwave and RF Circuits, Artech House, 2003.
- [5] Joel Vuolevi, Timo Rahkonen, Distortion in RF Power Amplifiers, Artech House, 2003.
- [6] Piet Wambacq, Willy Sansen, Distortion Analysis of Analog Integrated Circuit, Kluwer, 1998.
- [7] Jose Carlos Pedro, Nuno Borges Carvalho, Intermodulation Distortion in Microwave and Wireless Circuits, Artech House, 2003.
- [8] Richard G. Lyons, Understanding Digital Signal Processing, Addison-Wesley, 1997.
- [9] V. John Mathews, Giovanni L. Sicuranza, Polynomial Signal Processing, John Wiley & Sons, Inc., 2000.
- [10] Simon Haykin, Neural Networks, 2nd edition, Prentice-Hall, 1999.
- [11] Samuel D. Stearns, Digital Signal Processing with Examples in MATLAB, CRC Press, 2003.
- [12] J. Kim, K. Konstantinou, "Digital Predistortion of wideband signals based on power amplifier model with memory", Electron. Lett., vol. 37, no. 23, pp. 1417-1418, 2000.
- [13] Michael S. Heutmaker et al, "Envelope Distortion Models with Memory Improve the Prediction of Spectral Regrowth for Some RF Amplifiers", Applied Microwave and Wireless, pp. 72-78, July-Aug, 1997.
- [14] Michael S. Heutmaker et al, "Using Digital Modulation to Measure and Model RF Amplifier Distortion", pp. 36-39, March-April, 1997.
- [15] Kathleen J. Muhonen, Mohsen Kavehrad "Amplifier Linearization with Memory for Broadband Wireless Applications", Asilomar Conference on Signals, Systems and Circuits, vol. 1, pp. 689-693, 2001.
- [16] C. J. Clark et al, "Time-domain envelope measurement technique with application to wideband power amplifier modeling", IEEE Trans, Microwave Theory Tech, vol. 46, no. 12, pp. 2531-2540, December, 1998.
- [17] Muhammad A. Nizamuddin, "Nonlinear Tapped Delay Line Digital Predistorter for Power Amplifier with Memory", Wireless communications and Networking, pp. 607-611, March 2003.
- [18] S. M. McBeath et al, "W-CDMA Power Amplifier modeling", IEEE Vehicle Technology Conference, vol. 4, pp. 2243-2247, Fall, 2001.
- [19] H. Ku et al. "Extraction of accurate behaviour models for power amplifiers with memory effect using two-tone measurements", IEEE MTT-S Int. Microwave Sym. Dig., pp. 139-142, June 2002.
- [20] H. Ku, Michael D. McKinley, J.S. Kenny, "Quantifying Memory Effects in RF Power Amplifiers", IEEE Trans. Microwave Theory Tech, vol. 50, no. 12, pp. 2843-2849, December 2002.
- [21] H. Ku, J.S. Kenny, "Behavioral Modeling of Nonlinear RF Power Amplifiers Considering Memory Effects", IEEE Trans. Microwave Theory Tech, vol. 51, no. 12, pp. 2495-2504, December 2003.
- [22] Taij Liu et al, "Dynamic Behavioral Modeling of 3G Power Amplifiers Using Real-Valued Time-Delay Neural Networks", IEEE Trans, Microwave Theory Tech, vol. 52, no. 3, pp. 1025-1033, March, 2004.
- [23] Kelly Mekechuk, Wan-Jong Kim, Shawn P. Stapleton, Jong Heon Kim, "Linearizing Power Amplifiers Using Digital Predistortion, EDA Tools and Test Hardware", High Frequency Electronics, pp. 18-24, 2004.