

[TP-11]

MIM capacitor 적용을 위한 하부 금속에 따른 ALD-Al₂O₃ 박막 증착과 특성 분석

오정의, 도승우, 고성용, 정영철*, 이용현
경북대학교 전자전기컴퓨터학부, *경주대학교 컴퓨터전자공학부

최근 소자의 선폭이 줄고 면적이 감소함에 따라 DRAM을 구성하는 MIS (Metal-Insulator-Semiconductor) capacitor가 구조적 한계를 드러내고 있다. 따라서 향후 65 nm 공정을 위한 MIM (Metal-Insulator-Metal) capacitor의 연구가 활발히 이루어지고 있다. 현재 연구가 이루어지고 있는 MIM capacitor의 경우 수 nm의 유전체 두께를 가지고 구조적으로 매우 큰 aspect ratio를 가지므로 누설전류 특성이 좋고 두께 control이 용이하며 step coverage가 뛰어난 ALD (Atomic Layer Deposition) Al₂O₃ 박막이 사용될 것으로 예상된다. ALD process의 경우 기판의 종류에 따라 표면 특성과 증착 여부가 다르게 나타나는 것으로 알려져 있다. 따라서 MIM capacitor의 적용을 위해서 다양한 금속 막 위에 ALD법으로 Al₂O₃ 박막을 증착시켜 박막의 증착여부, 박막의 특성, 하부 금속과의 계면 특성에 관한 연구가 필요하다.

Al₂O₃ 박막은 알루미늄 전구체로 MPTMA (methyl-pyrrolidine-tri-methyl-aluminum), 산소 전구체로 H₂O를 purging gas로는 N₂를 사용하였다. 박막 성장 조건은 온도 200 °C, initial pressure 1×10^{-3} Torr, working pressure 0.5 Torr에서 30 nm의 두께로 증착 하였다. 하부전극으로 사용 될 금속의 선택에 있어서는 저항률과 adhesion, 반도체 공정의 적용 여부 등 다양한 특성이 고려되어야 한다. 본 논문에서는 기존의 반도체 공정에서 사용되어지거나 연구가 진행 중인 금속인 W, TiN, Au, Al, Pt, RuO₂, Cu를 사용하였다. 기존의 silicon위에 증착된 박막과의 비교를 위해서 4×10^{20} atom/cm³으로 doping 된 poly silicon위에도 Al₂O₃를 증착하였다. 이때 하부금속의 두께는 모두 200 nm로 하였다. 선택한 모든 금속 위에 ALD법을 이용한 Al₂O₃가 증착되었음을 확인하였고 SEM, AES, XPS, FTIR 측정을 통해서 그 특성을 분석하였다.

[참고문헌]

1. T. W. Hickmott, "Interface state at the anodized Al₂O₃-metal interface" Journal Of Applied Physics, vol. 89 pp. 5502-5508, 2001.