

[NS-09]

FinFET 및 플래시 메모리 응용

이종호, 한경록, 최병길, 박태서*, 윤의준*, 박동건**

경북대학교 전자전기공학부, *서울대학교 재료공학부, **삼성전자

최근 반도체소자의 크기가 나노크기로 축소화되고 있으며, 기존의 평탄채널 MOS 소자는 소자 크기 축소화에 있어 문제점을 보이고 있다⁽¹⁾. 이런 문제점을 해결하기 위해 많은 소자구조가 등장 하였는데, 소위 FinFET이라는 소자가 미래소자의 하나로서 연구되어 왔다. 이들 FinFET은 주로 SOI 기판에서 제조되어 축소화 특성과 우수한 Ion/Ioff 특성을 보이고 있다⁽²⁾. SOI 기판에 제작되는 FinFET은 기존의 SOI 소자가 갖는 높은 웨이퍼 가격, 더 높은 결합 밀도, 기판으로의 열전도 문제 등과 같은 문제를 가지고 있다⁽³⁾.

본 연구에서는 기존의 SOI FinFET이 갖는 단점을 해결하면서 높은 집적도를 갖는 소자를 제안 한다. 제안된 소자는 기판 가격이 저렴하고 결합밀도가 작은 벌크 실리콘 기판을 이용하여 기존의 CMOS 공정과 매우 유사하게 제작된다. 그림 1과 2는 각각 소자구조와 제작된 소자의 I-V 특성을 보이고 있다.




그림 11. 제안된 소자 구조




그림 11. 측정된 bulk FinFET의 IG-VGS 특성

먼저 기존의 관련 기술에 대해 간략히 언급한 다음, 본 연구의 소자의 설계, 제작 및 측정결과를 간단히 소개하고, 이 소자를 SONOS 형 플래시 메모리에 적용한 결과를 보인다.

[참고문헌]

1. L. Chang, et. al., "Extremely scaled Silicon nano-CMOS devices" Proc. of the IEEE, 91, 11, p. 1860 (2003).
2. J. Kedzierski, et al., "High-performance symmetric-gate and CMOS-compatible asymmetric-gate FinFET device" Tech. Digest IEDM, p. 437 (2001).
3. T. Park, E. Yoon, and J-H Lee, "A 40 nm body-tied FinFET (OMEGA MOSFET) using bulk Si wafer" Physica E, 19, p.6, (2003)