고주파수용 SiGe HBT의 베이스 프로파일 시뮬레이션에 관한 연구

이우희, 이준하, 박병수, 이홍주
상명대학교 정보디스플레이연구소 컴퓨터시스템공학과
e-mail: hjlee@smu.ac.kr

Base Profile Simulation of SiGe Heterojunction Bipolar Transistor for High Frequency Applications

W.H. Lee, J.H. Lee, B.S. Park, and H.J. Lee
Information Display Research Center
Department of Computer System Engineering
Sangmyung University

요 약

This paper analyzes the effects of Ge profiles shape of SiGe heterojunction bipolar transistors (HBT's) for high frequency application. Device simulations using ATLAS/BLAZE for the SiGe HBT with trapezoidal or triangular Ge profile are carried out to optimize the device performance. An HBT with 15% triangular Ge profile shows higher cut-off frequency and DC current gain than that with 19% trapezoidal Ge profile. The cut-off frequency and DC gain are increased from 42GHz to 84GHz and from 200 to 600, respectively. The SiGe HBT has been fabricated using a production CVD reactor.

1. 서론

최근 약 10년 동안 SiGe 이종접합 쌍극자 트랜지스터 (HBTs) 공정의 발전이 빠르게 진행되었다. SiGe HBT 소자는 일반적인 Si 계열의 쌍극자 트랜지스터의 Si 영역 대신에 얇은 Strained SiGe 베이스층으로 대체한 소자이고, 이종 재료의 밴드갭 특성과 고품위의 성장기술, 기생성분의 영향을 줄이는 기술, 베이스의 폭과 도핑농도 조절 등으로 베이스 저항의 증가나 Early voltage의 감소 없이 고주파 특성의 향상을 얻을 수 있어 이동통신기기 등과 같은 고주파 소자 응용에 있어서 III-V 소자들을 대체할 물질로 주목받고 있다. 이러한 많은 연구들이 수행되었지만 트랜지스터 구조를 최적화 하기 위하여 DC 와 small signal 소자 특성의 이론적인 연구가 아직도 많이 남아있는 상태이다.

본 논문에서는 소자의 시뮬레이션을 통하여 SiGe HBT 소자의 차단주파수 f_T의 향상을 위하여 베이스 층에서의 Ge profile의 효과를 연구하였다. 이 SiGe HBT 소자는 a production CVD reactor를 사용하여 제작되어졌다.

2. 시뮬레이션 및 소자제작

그림 1에 SiGe HBT 의 단면도를 나타내었다. 비소가 (As) 이온 주입된 매몰 컬렉터로 형성된 웨이퍼 상에 the single-wafer CVD reactor의 1100℃에서 주로 SiH_2Cl_2 가스를 사용한 공정을 이용하여 분당 1.2μm 증착율로 0.6μm의 두께를 가진 도핑이 되지 않은 컬렉터의 에피층을 성장시켰다. Si 과 SiGe 층을 산화막으로 격리된 웨이퍼상에 상압 CVD 장비를 사용하여 성장시킬 때 loading 효과에 따른 현상에 의해서 Si 과 산화막 영역의 비율의 차이에 의한 형태 사이에서 아주 심한 박막 두께의 차이를 발생시킨다. [1] 또한 박막 두께에 따른 패턴이 민감도에 따라 달라지므로 압력을 줄이는 것이 좋다[2]. 도핑이 돼지 않은 Si 층은 EB 접합 용량을 줄이기 위해서와 터널링을 피하기 위한 목적으로 사용되었다. 두께가 300Å인 산화막을 통해서 30keV의 에너지와 $6\times10^{15}cm^{-2}$의 도즈량으로 BF_2를 이온주입하는 것에 의해서 외인성 베이스 영역을 붕소 농도의 피크치가 $8\times10^{19}cm^{-3}$을 갖게 도핑하였다. 2000Å의 두께의 $TiSi_{2.6}$ 층은 $TiSi_{2.6}$ 타겟으로 스퍼터링하여 증착하였



Fig. 1. Schematic cross section of the SiGe HBT.



Fig. 2. SIMS profile of the intrinsic device region.

고 베이스의 전극으로 사용하였다. Si 리치된 타겟을 사용한 이유는 밑의 층의 Si의 손실을 줄이기 위한 것이고, 또한 베이스와 컬렉터의 단락을 줄이기 위한 것이다.

3. 실험결과 및 논의

그림2는 소자 제작의 완료된 후의 진성 SiGe HBT의 SIMS profile을 나타낸다. E-B간 Si-spacer 의 두께는 300Å이다. Ge의 함량은 EB 접합 부분에서 직선적으로 0% 에서부터 증가하며 200Å 정도의 최대 붕소 (boron) 농도가 $4.4\times10^{18}cm^{-3}$을 갖는 SiGe 층을 가로 질러 0.19% 까지 증가한다. CB간 SiGe-spacer층은 Ge 함량이 0.19%로 균일하게 형성되었다.

이상적인 곡선에 근접한 I_B 특성은 아마도 EB 접합 사이의 소규모의 터널링 전류 뿐만 아니라 titanium의 결핍 때문에 생긴 EB 접합간의 leakage



Fig. 3. DC current gain versus collector current.



Fig. 4. AC current gain and unilateral power gain versus frequency.



Fig. 5. Collector current dependence of *fT* and fmax

특성을 나타낸다. 이러한 특성은 그림 2의 SIMS 특성에 의해서 확인할 수 있다. DC 전류 이득 대 I_C 특성을 그림 3에 나타내었다. DC 전류 이득은 10nA 일때의 20에서부터 최대 약 1mA에서의 200까지 증가한다. 또한, V_{CB}에 따른 미소한 DC 전류 이득의 변화를 그림 3에 나타내었다. 이것은 CB 접합에 도핑이 돼지 않은 SiGe spacer 삽입하고 낮은 온도에서 RTA을 사용하는 것으로 p^+ SiGe 베이스 층으로부터의 붕소의 *out-diffusion*을 막아주어서 효과적으로 the parasitic potential barrier effect를 최소화할 수 있다는 것을 의미한다. 어닐링 후의 기생성분들은 전극, 전극으로부터의 접촉면, 측정된 S-parameters, f_T, f_{max} 값으로부터의 상호 관계에서로 연관되어 있다. 각각의 값들은 그림 4에 나타내어진 AC 전류 이득 (h21) 과 Unilateral power gain (U) 대 주파수의 그래프에 -20dB/decade 선을 그어 추출하였다. f_T 와 f_{max} 대 I_C 특성을 그림 5에 나타내었다. 그리고, f_T와 f_{max}는 각각 그 피크 값이 37과 42 GHz 이다. 이 트랜지스터가 동작하기 위해서는 BV_{CEO}가 3.5V정도가 되어야 하므로 f_T의 피크치는 f_T와 BV_{CEO}의 관계에서 거의 이론적 한계에 도달하였다.



Fig. 6. Simulation for doping profile and trapezoidal Ge profile.



Fig. 7. Simulation for doping profile and triangular Ge profile.

그림 6에 ATLAS/BLAZE 모델을 사용한 소자 시뮬레이션에서 사용된 SiGe HBT 소자의 도핑 profile과 trapezoidal Ge profile을 나타내었다. 모든 소자의 파라미터와 모델들은 trapezoidal Ge profile의 베이스 층을 갖는 SiGe HBT 로부터의 실험 결과들을 바탕으로 적용하였다. 베이스에서의 Ge 농도는 에미터-베이스 접합 0%로부터 베이스-컬렉터 접합부 19% 까지 선형적으로 증가 시켰다. 이 트랜지스터는 시뮬레이션된 DC 전류 이득의 피크값이 그림 8에 보여진 바와 같이 약 200을 갖는다. 이것은 실험 값 200과 비교해 볼 때 잘 맞는 것을 알 수 있다. 또한, 시뮬레이션된 차단 주파수 f_T값이 그림 9에서 약 45GHz 정도로 나왔다.



Fig. 8. Simulation for DC current gain versus. collector current



Fig. 9. Simulation for collector current dependence of fT.

최적의 Ge profile은 파라미터들이 calibrate된 소자의 시뮬레이션에 의해서 얻을 수 있다. 그림 7은 SiGe HBT의 최적화된 도핑 profile과 triangular Ge profile을 나타낸다. 그림 8은 약 320의 DC 전류 이득을 나타낸다. 시뮬레이션된 차단주파수 f_T는 그림 9에서 약 84GHz를 나타낸다. 시뮬레이션 결과에 기초하여 triangular 모양의 Ge profile을 갖는 SiGe HBT는 처음의 소자와 같은 제작 공정에 의하여 제작되었다. 그림 10에서는 실험시 675의 DC 전류 이득을 보여준다. 그림 11은 차단주파수가 84GHz를 나타낸다. BV_{CEO}는 2.6V이다. SiGe HBT의 베이스 영역의 triangular 모양의 Ge 의 경사는 고주파 동작에 있어서 더 나은 특성을 제공한다.



Fig. 10. DC current gain versus collector current (Triangular Ge profile).



Fig. 11. Collector current dependence of fT and fmax (TriangularGe profile)

소자 시뮬레이션은 triangular Ge profile을 갖게 디자인된 HBT의 차단 주파수 특성을 정확하게 예측하였으나 실험시의 DC 전류 이득은 시뮬레이션과 비교하여 더 높게 나온 것을 알 수 있었다.

4. 결론

SiGe HBT의 Ge profile의 효과를 소자 시뮬레이션을 사용하여 연구하였다. 시뮬레이션은 소자 파라미터를 맞추는것과 모델들을 적용하는 것에 의해서 수행되었다. 파라미터는 정밀하게 trapezoidal Ge profile을 갖는 HBT 소자의 전기적 특성으로부터 실험적인 결과값을 적용하였다. triangular 모양을 갖는 15% Ge profile은 60nm의 베이스 폭을 갖는 HBT의 고주파 특성을 더 개선하기 위하여 선택하였다. SiGe HBT는 Si 컬렉터 대해서는 높은 성장률 (>1.2μm/min), Si/SiGe 베이스 층에 대해서는 낮은 성장률 (~20Å/min) 을 모두 제공할 수 있는 a production CVD reactor 사용하여 제작되었다. triangular Ge profile을 갖는 SiGe HBT에 대한 차단주파수는 trapezoidal Ge profile을 갖는 구조와 비교하여 84GHz로 더욱 높은 특성을 나타낸다. 또한 triangular 모양의 Ge profile을 갖는 구조는 DC 전류 이득이 개선됨을 알았다.

참고문헌

[1] D. L. Harame, J. H. Comfort, J. D. Cressler, and T. Tice, Si/SiGe Epitaxial-Base Transistors-Part II: Process Integration and Analog Applications , IEEE Trans., Electron Devices, V.42, N.3, March 1995.

[2] Kamins, T.I., Pattern sensitivity of selective Sil-xGex chemical vapor deposition: Pressure dependence J.Appl.Phys. V.74, N.9, p5799, Nov. 1993.

[3] Prinz, E.J.,Sturm, Current Gain-Early Voltage Products in Heterojunction Bipolar Transistors with Nonuniform Base Bandgaps J., IEEE Electron. Device Lett., EDL-12, 42. V.12, N.12, Dec. 1991.

[4] Ryum, B.R. and Kim, S.I., The Effect of Dopant Outdiffusion on the Neutral Base Recombination Current in Si/Si Ge/Si Heterojunction Bipolar Transistors ETRI J., V.15, No. 3/4, January 1994.

[5] Ryum, B.R. and Han, T.-H. MBE-grown SiGe base HBT with polysilicon-emitter and TiSi2 base ohmic layer Solid State Electron., V.39, N.11, p1643. Nov. 1996.