

3-레벨 인버터를 이용한 유도가열 시스템의 출력제어 연구

김성호, 권혁민, 신대철
호서대학교

An Output Control Research of an Induction Heating System Which Uses a 3-Level Inverter

Sunh-Ho Kim, Hyuk-Min Kwon, Dae-Chul Shin
Hoseo University

ABSTRACT

This paper made an induction heating inverter. The inverter is the 20~40[kHz] a resonant inverter which uses a high frequency. We use this inverter and use induction heating. A phasor shift ordered a gate signal to adjust an inverter's output. We verified an output waveform according to the situation of a gate signal through the simulation. We made the inverter really and got the result.

1. 서 론

유도가열(IH, Induction Heating)기술은 1831년 패러데이에 의해 전자기유도현상이 발견된 이래, 산업전반에 걸쳐 아주 꼭 넓게 사용되고 있으며, 유도가열은 무공해 및 에너지절약을 기본으로 하는 전기기열의 한 방법으로 화석연료 사용에 대한 환경보호 및 에너지 절감의 요구에 부응 및 온도에 대한 응답특성이 뛰어난 기술이다. 이런 유도가열이 최근 고주파 전력용 반도체소자 및 관련되는 부품기술의 진보에 따라 그 응용분야가 주목을 받고 있다. 이와 관련된 응용분야로써 MFO(Marine Fuel Oil)의 수거, DPH(Dual Packs Heating)를 이용한 과열수증기 발생기, IH 압력밥솥등 점차로 그 응용분야가 확대되고 있다.

이런 응용분야에 사용되고 있는 전력변환 장치인 인버터의 출력조정은 PFM(Pulse Frequency Modulation)제어법과 PWM(Pulse Width Modulation)제어법 및 PAM(Pulse Amplitude Modulation)제어법 등 있으며, 이 외에도 PEM, PWM에 비해 스위칭 손실과 노이즈를 줄일 수 있는 PDM(Pulse Density Modulation)제어법이 연구되어지고 있다.^[1-3]


본 논문에서는 시뮬레이션을 이용하여 게이트 신호의 위상지연(Phase delay)를 이용한 풀-브리지 인버터의 출력을 제어할 수 있음을 확인하였고, D 플립-플롭(Flip-Flop)과 JK 플립-플롭을 사용하여 위상지연 회로를 제안하였다. 그리고 실제 3[kW]급 유도가열용 인버터의 구동회로를 제작하여 시뮬레이션을 통한 인버터의 출력제어 방식을 검증하였다.

2. 본 론

1.1 유도가열의 원리

금속가열에 이용되는 유도가열은 정확하게는 고주파 유도가열이라 칭하는 것으로 코일에 교류 전류를 흐르게 하면 자계 내에 있는 도전성 피가열체에 와전류가 발생되어, 이 와전류 I와 가열물이 가지고 있는 고유 저항 R에 의해 $P=I^2R$ 의 전력크기 만큼 Joule열이 발생한다. 이와 같이 발생된 열에너지를 이용하여 피가열체를 가열하는 방식이 고주파 유도가열이다.

그림 1과 같이 전원은 상용주파수의 전력을 정류기에서 DC 전원으로 변환하여 인버터에서 고주파전력으로 변환된 전류를 워크코일에 인가하여 고주파자계를 생성하는 것을 유도가열이라 한다.






그림 1 유도가열의 원리

Fig. 1 Principle of induction heating

그림 1 과 같이 코일에 교류 전류(電流)를 통하면 코일 주변의 교류전류에 의한 교번자속이 발생하고 이 자계 속에 놓인 도전체에는 유도전류가 발생하게 된다. 이 전류를 와전류(eddy current)라 하고 피가열체의 고유저항과 와전류에 의한 Joule열이 발생하며 이를 와전류 손실이라 하며, 유도가열시 발생원이 된다. 이와 같은 유도가열이 될 수 있는 것은 전기의 도체에 한정되어지고 그 외 비도체의 경우 응용기술을 이용하여야 하며 도체 중에 자성체 금속에 와전류 손실과 히스테리시스 손실이라고 하는 자화에 따른 전기적 손실이 생겨서 비철금속에 비해 가열이 쉬우며 가열 효율도 양호하다.

1.2 고주파 공진형 인버터

그림 2는 L-C 직렬부하를 가진 풀-브리지 공진형 인버터 회로로 Pspice를 이용해 시뮬레이션을 하였다. 인버터의 직렬부하는 R-L 부하와 L을 보상하는 C로 이루어진 L-C 공진회로이다. L은 유도가열에서 워크코일로써 자속을 만드는 중요한 역할을 하며, 도체의 종류에 따라 그 값이 변화하게 되어 부하에 따른 주파수를 선정하여야 한다. L-C 공진주파수(resonant frequency)보다 빠른 주파수로 인버터의 동작 주파수를 설정해야 하며, 고효율 운전을 위하여 인버터의 동작 주파수 선정이 매우 중요하다.

공진 주파수 f_r 는 식 (1)과 같고 동작 주파수는 공진주파수보다 빠른 주파수로 인버터를 동작 시킨다.

$$f_r = \frac{1}{2\pi\sqrt{LC}} \quad (1)$$




그림 2 Pspice의 시뮬레이션 회로도

Fig. 2 A simulation circuit of Pspice

풀-브리지 인버터 스위칭 소자(S₁~S₄)의 스위칭 순서를 조정하여 단상교류 출력을 얻는다. 스위칭 소자(S₁, S₂) 및 (S₃, S₄)의 스위치 시간에 따라 일정 주파수를 갖는 구형파의 교류 전압을 얻을 수 있다. 다만 (S₁, S₂)의 스위치를 ON시키기 전에 (S₃, S₄) 스위치를 먼저 OFF시켜야 하는데, 만약 그렇지 않을 경우 S₁과 S₄(또는 S₂, S₃)가 동시에 ON되면 회로가 단락 되고 단락전류가 흘러 반도체 스위치 소자가 손상된다.




그림 3 시뮬레이션의 게이트 구동 신호

Fig. 3 A gate execution signal of simulation

그림 3은 회로의 단락을 방지하며 출력을 제어하기 위하여 (S₁, S₄)와 (S₂, S₃)의 게이트 구동신호를 Φ 만큼 위상차를 준 경우이다. 이때 출력은 상태는 (+Vd, 0, -Vd)의 3-레벨되며 그림 4와 같다.

인버터의 최대출력을 E_{Max} 라고 하면 위상차 Φ 에 대한 출력 E_0 는 식 (2)과 같다.^[4-6]

$$E_0 = E_{Max} \sin\left(\frac{\Phi}{2}\right) \quad (2)$$




그림 4 시뮬레이션의 출력 전압, 전류 파형

Fig. 4 The output voltage and current waveform of simulation

1.3 인버터의 구동 신호의 위상 지연

그림5는 위상 지연을 구현하기 위하여 제안된 회로이다. PWM회로에서 구형파 신호를 출력한다. PWM회로에서는 출력신호의 주파수 f , 통류율(Duty ratio) D 가 조절가능하며, D 가 0~45[%]까지 가능하다. D플립-플롭에서는 입력신호의 상승주기에 ON이 되고 다음 신호의 상승 주기에 OFF가 되도록 구현하여 기준 파형을 출력한다. JK플립-플롭은 PWM회로의 신호와 D플립-플롭에서 나오는 신호를 비교하여 PWM 신호의 하강 주기에서 ON이 되고 다음 하강 주기에서 OFF가 된다.




그림 5 위상지연 회로

Fig. 5 A phase delay circuit

PWM 출력신호의 D 가 크면 기준 파형과의 위상지연이 커지고, D 가 작을수록 기준 파형과 위상지연은 작아지게 된다. 그림 6은 입력신호의 뉴티사이클에 따른 D플립-플롭과 JK플립-플롭의 동작파형이다.




그림 6 자연회로의 동작 파형

Fig. 6 An action waveform of a delay circuit

그림 7은 각 신호에 따른 인버터의 동작 순서를 나타내고 있다. 동작 순서에서 나오는 (a)와 (d)의 경우와 같이 스위치가 ON되는 부분에서 영(0) 출력의 상태가 되어. 출력의 상태가 (+Vd, 0, -Vd)의 3-레벨 형태의 출력이 발생 된다.




그림 7 $D < 50\%$ 일 때 인버터의 동작모드

Fig. 7 An inverter action mode when D is smaller than 50

3. 실험 및 결과

본문에서 제안된 3-레벨 인버터의 출력제어를 위한 위상지연 회로의 동작 상태와 위상지연에 따른 인버터의 출력변화를 확인하기 위하여 풀-브리지 공진형 인버터를 제작하였고 위상지연을 적용하여 실험을 하였다.

그림 8은 풀-브리지 인버터의 IGBT 게이트에 들어가는 신호로써 위상은 180° 이다. 인버터의 출력은 식(2)와 같이 180° 에서 최대 출력으로 동작하게 된다. 최대 출력일때 전압과 전류 파형은 그림 9와 같다.




그림 8 위상차가 180° 일 때 입력신호

Fig. 8 A phase difference input signal of 180°




그림 9 위상차가 180° 일 때 출력 전압, 전류 파형

Fig. 9 A phase difference volt, current waveform of 180° cases

그림 10은 위상지연이 85° 된 상태에서의 IGBT에
인가되는 게이트 신호이며, 그림 11은 이때의 인버
터 출력 전압과 전류 파형이다. 파형에서 위상 지
연에 따른 3-레벨의 전압파형을 확인하였다. 이때
출력은 위상이 180° 일 때의 출력 값에 70[%]정도
만 발생된다.




그림 10 위상차가 85° 일 때 입력 신호

Fig. 10 A phase difference input signal of 85°




그림 11 위상차가 85° 일 때 출력 전압, 전류 파형

Fig. 11 A phase difference volt, current waveform of 85° cases

4. 결 론

본 논문에서는 유도가열용 인버터의 출력제어를 위하여 3-레벨 인버터와, 인버터의 구동신호의 위상 쉬프트를 위한 플롭-플럽을 사용한 구동 회로를 제안하였다.

시뮬레이션을 통하여 회로의 타당성을 검증하였고, 실제 회로를 제작하여 본 논문에서 제안한 방법의 동작 파형을 확인한 결과 실제 이론 파형과 거의 유사한 출력파형을 얻을 수 있었다. 다만 PWM IC의 특성으로 통류율이 0~45[%]까지 출력제어의 가변이 작은 점은 향후 좀더 연구될 부분이라고 생각된다.

참 고 문 헌

- [1] Daichi YOSHIDA, Hiroyasu KIFUNE, Yoshihiro HATANAKA, "Voltage Fed Full-Bridge ZCS-PWM Inverter Applied for Induction Heating" EPE, 2003.
- [2] 신대철, 권혁민, 김기환, 김용주, "유도가열용 고주파 공진형 인버터를 이용한 과열증기 발생장치 개발에 관한 연구" 전력전자학회 논문지, 제9권, 제2호, 2004.
- [3] 유승희, 박병숙, "IH밥솥의 유도 가열 코일 손실 계산 및 Cost 예측에 관한 연구" 대한전기학회 하계학술대회 논문집, pp1037-1039, 2002.
- [4] Huang Yushui, Wang Liqiao, Xiong Yu, Zhang Ahongchao, "Load Resonant Type Power Supply of the Ozonizer Based on a Closed-loop Control Strategy" IEEE APEC, 2004, pp. 1642-1646.
- [5] Kohsaku Ichikawa, Mashiko Tsukakoshi, Ryo Nakajima, "Higher Efficiency Three-Level Inverter Employing IEGTs" IEEE APEC, pp.1663-1668, 2004.
- [6] Kentarou Fujita, Serguei Moisseev, Laknath Garnage, Sarawouth Chandhaket, "Development of Induction Heated Hot Water Producer using Soft PWM High Frequency"