

소신호 모델을 이용한 전류모드제어의 데드비트 제어기 설계

김효제, 권순재, 김상봉, 정영석

부경대학교 기계공학부

Design of Deadbeat Current Mode Control Using Small Signal Model

Hyo-Jae Kim, Soon-Jae Kwon, Sang-Bong Kim, and Young-Seok Jung

Pukyong National University, School of Mechanical Engineering

ABSTRACT

본 논문에서는 전력변환회로의 소신호 모델을 이용한 데드비트 전류모드제어기를 설계하였다. 소신호 모델을 이용함으로써 부스투, 벽, 벽-부스트 컨버터에 모두 적용 가능한 데드비트 전류모드제어기를 설계 가능하고, 설계한 제어기는 모든 시비율 동작 조건에서 안정함을 확인하였다. 16bit 마이크로컨트롤러인 80C196KC를 사용하여 설계된 디지털 제어기를 구현하고, 아날로그제어기를 이용한 전류모드 제어에서의 동작 조건에 따른 불안정성 문제를 해결할 수 있음을 실험을 통해 확인하였다.

1. 서 론

전류를 제어 대상에 포함하여 제어하는 전류모드 제어는 내재적 과전류보호기능, 출력전압제어 루프의 단순 모델화, 그리고 쉬운 병렬 운전기능 등의 잇점이 있다. 그러나 전류모드제어를 사용하는 전력변환회로는 동작 조건에 따라 불안정해질 수 있는 문제점 또한 가지고 있다. 기존의 아날로그 제어 방식을 사용할 경우 이런 문제를 해결하기 위해서는 외부에 추가적인 신호를 사용할 수 있으나, 회로 구성이 복잡해지는 문제가 있다^[1]. 이에 반해 최근에는 고성능이면서 저가격인 마이크로프로세서의 응용이 가능해 점에 따라 디지털제어기의 응용은 전력변환회로 분야에도 증가 추세에 있다. 특히 디지털 제어기는 부가적인 회로의 변경 없이 제어 알고리즘의 변경이 가능하며, 빠른 응답을 요하는 제어 시스템의 경우 데드비트 제어기를 구성할 수 있

다. 기존의 디지털 전류모드제어기의 설계는 대상 컨버터의 동작 전류 과형을 해석하여 이로부터 요구되는 빠른 응답의 전류 제어기를 설계하였다^[2]. 그러나 이 방법은 컨버터 동작 과형 분석에 의한 설계자의 직관에 의해 제어기 설계가 이루어지므로 체계적인 제어기 설계가 요구 된다.

체계적인 제어기 설계를 위해서는 제어 대상 시스템의 모델식을 이용함으로써 가능하다. 전력변환회로의 소신호 모델은 제어기 설계에 있어 중요한 부분을 차지하고 있다. 기존의 아날로그 제어기 설계에 있어서는 소신호 모델을 이용하여 전력변환회로의 전달함수를 구하고 이를 바탕으로 제어 시스템의 우수한 제어특성을 위한 제어기의 전달함수를 정할 수 있다. 소신호 모델을 활용함으로써 비선형 이면서 시변시스템인 전력변환회로의 모델을 간략히 표현할 수 있고 이를 바탕으로 제어기의 체계적인 설계가 가능하다^[3].

따라서 본 논문에서는 소신호 모델을 이용한 데드비트 전류모드제어기의 체계적인 설계 방법을 제시하고자 한다. 소신호 모델을 이용하여 데드비트 제어기를 해석적으로 설계하였으며 설계한 제어기는 모든 동작조건에서 안정함을 보인다. 컨버터의 소신호 모델식을 이용함으로써 여러 컨버터들의 체계화된 전류모드제어기 구성이 가능하다. 설계된 데드비트 전류모드제어기의 우수성을 확인하기 위하여 16bit 마이크로컨트롤러인 80C196KC를 사용하여 설계된 디지털 제어기를 구현하였으며, 아날로그제어기를 이용한 전류모드제어에서의 동작 조건에 따른 불안정성 문제를 해결하였음을 실험을 통해 확인하였다.




그림 1 디지털 데드비트 전류모드 제어기를 적용한 부스트 컨버터의 회로도

Fig. 1 Circuit diagram of a boost converter employing digitally controlled deadbeat current mode controller

2. 소신호 모델링

그림 1은 회로 해석에 사용된 부스트 컨버터의 회로도이다. 스위치가 온될 경우 인덕터에 입력전압이 순방향으로 인가되어 전류가 증가하게 되고, 스위치가 오프되면 인덕터에는 역방향의 출력전압과 입력전압의 차이에 해당하는 전압이 인가되어 전류는 감소하게 된다. 스위치 동작에 따른 전압과 전류에 관한 평균화기법을 적용한 상태 공간 모델식은 다음과 같다.

$$\begin{aligned} L \frac{\bar{i}_L}{dt} &= \bar{v}_s - (1-d) \cdot \bar{v}_o \\ Cd \frac{\bar{v}_o}{dt} &= (1-d) \cdot \bar{i}_L - \frac{\bar{v}_o}{R} \end{aligned} \quad (1)$$

여기서 bar는 평균값을 의미하며, d는 동작 시비율(duty ratio)이다. 식 (1)으로부터 소신호 모델식을 얻기 위해 전류, 전압, 그리고 시비율을 정상상태값과 작은변동분으로 구분하여 $\bar{i}_L = \bar{I}_L + \hat{i}_L$, $\bar{v}_o = \bar{V}_o + \hat{v}_o$, $\bar{v}_s = \bar{V}_s + \hat{v}_s$, $d = D + \hat{d}$ 와 같이 표시하고 다시 정리하면 다음과 같다.

$$\begin{aligned} L \frac{d \hat{i}_L}{dt} &= \hat{v}_s - (1-D) \hat{v}_o + \bar{V}_o \hat{d} \\ C \frac{d \hat{v}_o}{dt} &= (1-D) \hat{i}_L - \frac{\hat{v}_o}{R} - I_L \hat{d} \end{aligned} \quad (2)$$

제어하려는 전류루프는 일반적으로 전압루프에 비해 동특성이 월등히 빠르므로 몇 번의 스위칭 주기

표 1 각 컨버터에 대한 인덕터 전류기울기 관계식
Table 1 Inductor current equations for several converters

	상승기울기 (S_r)	하강기울기 (S_f)	$S_r + S_f$
부스트 컨버터	V_s/L	$(V_o - V_s)/L$	V_o/L
벅 컨버터	$(V_s - V_o)/L$	V_o/L	V_s/L
벅-부스트 컨버터	V_s/L	V_o/L	$(V_s + V_o)/L$

동안에는 입력전압 및 출력전압의 소신호 변동양은 무시 가능하다. 따라서 식 (2)를 시비율과 인덕터 전류에 관한 식으로 구하면 다음과 같이 간략히 표현할 수 있다.

$$L \frac{d \hat{i}_L}{dt} = \bar{V}_o \hat{d} \quad (3)$$

식 (3)은 전류모드제어를 다루는 여러 연구에서 일반적으로 전류 루프의 동특성을 나타내는 관계식으로 많이 사용되고 있다. 식 (3)을 정상상태에서의 인덕터 전류의 상승 및 하강 기울기로 표시하면 다음과 같다.

$$\frac{d \hat{i}_L}{dt} = (S_r + S_f) \hat{d} \quad (4)$$

여기서 S_r 은 상승기울기를 S_f 는 하강기울기를 나타낸다. 식 (4)는 부스트 컨버터의 관계식 만이 아니라 벅 그리고 벅-부스트 탑재의 컨버터에도 동일하게 적용되는 관계식이며 식(4)를 이용해 구하게 될 데드비트 제어기는 이들 컨버터에 모두 적용 가능하다. 표. 1에는 각 컨버터에 대한 인덕터 전류의 기울기 관계식을 정리하였다.




그림 2 전류모드로 제어되는 컨버터의 전형적인 전류 파형
Fig. 2 Typical modulator waveforms employing current mode control

3. 데드빗 전류모드제어기

3.1 제어기 설계

그림 2에는 전류모드로 제어되는 부스트 컨버터의 정상상태 및 변동분이 포함된 인덕터 전류파형이 나타나 있다. 디지털 제어기 적용에 따른 제어 스위칭 순간을 구분하기 위하여 아래첨자를 사용하여 구분하여 표시하였으며, 정상상태에서의 전류파형 $I_L(t)$ 와 전류의 작은 변동분 $\hat{i}_L(t)$ 의 관계가 나타나 있다. 그림 3에는 데드빗 제어기를 설계하기 위한 제어 시스템 블록도를 나타내었다. 전체 제어 시스템 블록은 그림 3에 나타난 것과 같이 컨버터 모델 $G(s)$ 와 디지털제어관련 전달함수 $G_{delay}(z)$, $G_D(z)$, 그리고 $G_{zoh}(s)$ 으로 구성되어 있다. 컨버터 모델 $G(s)$ 는 시비율, \hat{d} 를 입력으로 하고 출력을 인덕터 전류, $\hat{i}_L(t)$ 로 하였을 때의 전달함수로 식(4)로부터 다음과 같이 구할 수 있다.

$$G(s) = \frac{\hat{i}_L(s)}{\hat{d}(s)} = \frac{(S_r + S_f)}{s} \quad (5)$$

그리고 디지털제어기의 구현시 계산에 의한 시간 지연을 고려하기 위한 블록인 $G_{delay}(z)$ 와 한 스위칭 주기, T_s , 동안 일정 시비율을 유지하기 위한 훌더 블록인 $G_{zoh}(s)$ 의 전달함수는 다음과 같다.

$$\begin{aligned} G_{delay}(z) &= z^{-1} \\ G_{zoh}(s) &= \frac{(1 - e^{-sT_s})}{s} \end{aligned} \quad (6)$$

디지털 제어기를 설계하기 위해서는 연속시간 함수로 표현된 $G(s)$ 와 $G_{zoh}(s)$ 를 이산시간 함수로 나타내어야 하며 이 관계식인 $G(z)$ 는 다음과 같이 구할 수 있다.

$$G(z) = Z\{G_{zoh}(s) \cdot G(s)\} = \frac{1}{K} \cdot \frac{z^{-1}}{(1 - z^{-1})} \quad (7)$$

여기서 $K = 1/(S_r + S_f)T_s$ 이다. 계산 시간 지연과 $G(z)$ 의 시간 지연요소를 고려한 최소 시간 응답을 위한 폐루프 시스템의 전달함수 $T(z)$ 는 다음과 같다.

$$T(z) = \frac{G_{DB}(z)G(z)}{1 + G_{DB}(z)G(z)} = a_0 z^{-2} \quad (8)$$

그리고 단위 계단 신호인 전류 명령과 인덕터 전류와의 차이는 다음과 같이 구할 수 있다.

$$\begin{aligned} \hat{i}_e(z) &= \hat{i}_c(z) - \hat{i}_L(z) = \hat{i}_c(z)[1 - T(z)] \\ &= \frac{1 - T(z)}{1 - z^{-1}} \end{aligned} \quad (9)$$

식 (9)로부터 정상상태에서의 에러 신호가 빠른 시




그림 3 데드빗 제어기를 설계하기 위한 제어 시스템 블록도
Fig. 3 Block diagram of controlled system

간내에 영이 되기 위해서는 다음과 같은 식을 만족해야 한다.

$$1 - T(z) = (1 - z^{-1})N(z) \quad (10)$$

여기서 $N(z)$ 는 유한개의 $z-1$ 의 항을 갖는다. 식 (8)과 (10)으로부터 a_0 와 $N(z)$ 는 다음과 같이 구할 수 있다.

$$a_0 = 1, N(z) = 1 + z^{-1} \quad (11)$$

따라서 식 (11)과 식 (8)로부터 데드빗 전류모드제어기를 구하면 다음과 같다.

$$G_{DB}(z) = K \frac{z^{-1}}{1 + z^{-1}} \quad (12)$$

식 (5)에 표시된 폐루프 시스템의 전달함수로부터 구한 데드빗 전류모드제어기는 컨버터의 동작 조건과 관계없이 항상 안정함을 알 수 있다. 따라서 디지털 데드빗 전류모드제어는 기존의 아날로그제어기를 이용한 전류모드제어에 비해 컨버터 동작 조건과 관계없이 항상 안정하다.

3.2 제어기 구현

데드빗 전류모드제어기를 구현하기 위해 식 (12)를 다시 정리할 필요가 있다. 각 스위칭 순간에 인가할 시비율을 얻기 위해 식 (12)를 다음과 같이 표현할 수 있다.

$$\hat{d}_n = K \cdot \hat{i}_{e,n-1} - \hat{d}_{n-1} \quad (13)$$

여기서 $\hat{i}_{e,n-1}$ 는 $(n-1)$ 번째 스위칭 순간의 전류 명령 \hat{i}_c 과 인덕터 전류 \hat{i}_L 의 차이다. 정상 상태의 전류 및 시비율 관계식 $\hat{i}_{e,n-1} = i_{c,n-1} - i_{n-1}$, $\hat{d}_n = d_n - D$ 를 이용하여 데드빗 전류모드제어기의 제어 시비율을 다음과 같이 구할 수 있다.

$$d_n = 2D - d_{n-1} + K \cdot (i_{c,n-1} - i_{n-1}) \quad (14)$$

디지털 제어기의 데이터 획득 시간 및 연산 시간 지연을 고려한 시간 지연 요소에 의해 식 (14)에는 현재의 시비율을 얻기 위해 필요한 전류 정보는 한 샘플링 주기 이전의 값임을 알 수 있다. 동작 시비율 D 는 입력전압과 출력전압의 관계식으로부터 구할 수 있다.

4. 실험 결과

이상의 결과의 정당성을 확인하기 위하여 PSIM을 이용한 회로 시뮬레이션과 실험을 행하였다. PSIM은 시간을 분할하여 시뮬레이션을 행하므로 결과의 정확도를 높이기 위해서는 시간을 잘게 분할하여 행하여야 하며 본 비교 시뮬레이션에서는 62.5 [nsec]의 시간 단계를 사용하였다. 그리고 비교 대상 컨버터의 파라미터는 다음과 같다.


- PWM 동작 주기 : 64 [μ sec]
- 출력 필터 인더턴스 L : 1.4 [mH]
- 출력 필터 커패시턴스 C : 1000 [μ F]
- 부하 저항 R : 47 [Ω]
- 동작 시비율 D : 0.6
- 출력 전압 Vo : 15 [V]

그림 4에는 시비율이 0.6으로 동작하고 있는 부스트 컨버터에 대한 전류 명령 변화에 따른 데드빗 전류모드제어기의 전류 응답 특성을 나타내었다. 그림 4(a)에는 PSIM을 이용한 회로 시뮬레이션 결과를 나타내었고, 그림 4(b)에는 테스트 보드의 실험 결과를 나타내었다. 이 그림에서 알 수 있듯이 데드빗 전류모드제어를 이용하여 구현한 부스트 컨버터의 전류 응답은 빠른 데드빗 응답을 보인다. 시비율이 0.6인 경우의 실험 및 시뮬레이션 결과로써 기존의 아날로그 전류모드제어를 적용한 경우에 일반적으로 알려진 시비율 0.5이상에서의 전류제어 루프의 불안정성은 나타나지 않고 해석 결과에서 예견되었던 대로 안정함을 알 수 있다.


5. 결 론

본 논문에서는 전력변환회로의 소신호 모델을 이용하여 데드빗 전류모드제어기를 체계적으로 설계하였다. 소신호 모델을 이용하여 데드빗 제어기를 해석적으로 설계하였으며 설계한 제어기는 기존의 아날로그 전류모드제어기와는 달리 모든 시비율 동작 영역에서 안정함을 확인하였다. 해석적 결과를 얻기 위해 상태 평균화 기법을 적용한 컨버터의 소신호 모델을 활용하였으며, 이 소신호 모델을 바탕으로 부스트, 벽, 벽-부스트 컨버터에 모두 적용 가능한 디지털 제어기를 설계하였다. 특히 부스트 컨버터에 대해서는 설계된 제어기의 제어 특성을 실험 및 시뮬레이션을 통하여 확인하였다. 전류모드제어에 의해 예상되는 부하특성 변화 및 입력 전압 변동에 대한 인덕터 전류의 우수한 불변동 특성을 확인하였으며, 제안한 데드빗 전류모드제어기의 우수성은 회로 시뮬레이션 프로그램인 PSIM을 이용한 시뮬레이션 및 마이크로프로세서를 적용한 실

험을 행하였고 입증하였다.



(a) 시뮬레이션 과형



(b) 실험 과형

그림 4 전류 명령 변화에 따른 인덕터 전류 파형

Fig. 4 Inductor current responses with abrupt change of current command

이 논문은 부경대학교 친환경 첨단에너지기계연구센터 연구비 지원에 의하여 연구되었음

참 고 문 헌

- [1] Tan, F. D., and Middlebrook, R. D., "A Unified Model for Current-Programmed Converters", IEEE Trans. on Power Electronics, vol. 10, no. 4, pp. 397-408, 1995
- [2] Chen, J., Prodic, A., Erickson, R. W. and Maksimovic, D., "Predictive Digital Current Programmed Control", IEEE Trans. on Power Electronics, vol. 18, no. 1, pp. 411-419, 2003
- [3] R. D. Middlebrook and S. Cuk, "A general unified approach to modeling switching-converter power stages", IEEE PESC Conf. Rec., pp. 18-34, 1976
- [4] Ogata, K.. "Discrete-Time Control Systems", 2nd ed. Prentice-Hall, pp. 242-257, 1995