

파형 정형 기법에 의한 새로운 고 역률 통신용 정류기 시스템

배영상*, 최세완*, 원충연**, 김규식***
서울산업대학교*, 성균관대학교**, 서울시립대학교***

New High Power Factor Telecommunication Rectifier Systems by a Wave-Shaping Technique

Youngsang Bae, Sewan Choi, Chungyeun Won, and Gyuksik Kim
Seoul National Univ. of Tech., Sungkyunkwan Univ., Univ. of Seoul

ABSTRACT

본 논문에서는 2대의 다이오드 정류기에 풀브리지 컨버터를 이용하여 전류의 파형을 능동적으로 만들어 정현파의 입력전류를 얻는 새로운 통신용 정류기 시스템을 제안한다. 본 방식으로 낮은 직류전압(48V)을 직접 출력하며 전압의 조정도 가능하다. 또한 역률개선을 위한 부가적인 회로와 그에 따르는 제어가 필요하지 않고 연속 도통모드로 동작하여 비교적 높은 전력에 적용이 가능하다. 제안한 방식의 동작원리와 제어 및 설계방법을 기술하고 1.7KW 축소 모형으로부터의 실험결과를 제시한다.

1. 서 론

최근 분산전원 시스템이나 통신용 정류기의 수요가 증가함에 따라 고 효율, 고 역률, 고 밀도, 고 신뢰성 및 저가격을 위한 기술이 요구되고 있다. 특히 고 품질의 전원이 요구되는 통신용 장치에서 발생하는 고조파 전류에 의한 전력계통에서의 문제가 심각히 대두됨에 따라 IEEE519 또는 IEC61000-3-4 등의 고조파 규제 지침이 출현하게 되었고 최근에는 유럽등 선진국을 중심으로 가전제품은 물론 통신용 정류기 등 산업용에도 그 적용이 확대 되어가고 있는 추세이다.

따라서 이러한 고조파를 저감하기 위한 연구와 실용화가 진행되고 있는데, 특히 3상 통신용 정류기에서 적용되고 있는 방식으로서 6-스위치 PWM 정류기^[1]가 있다. 이 방식으로 고 역률의 입력성능을 얻을 수 있으나 제어가 복잡하고 스위치의 수가 많아 효율 등에 한계가 있다. 3상의 다이오드정류기와 단일스위치의 부스트 컨버터를 사용하는 방식^[2]은 구조가 간단하고 제어가 용이하여 저가격으로 구현할 수 있는 방식이나 입력전류의 불연속 도통모드(Discontinuous Conduction Mode) 동작으로 인하여 비교적 큰 입력필터가 필요하며, 턴 오프시

발생하는 스위치의 전류 스트레스 등으로 인하여 일반적으로 10KW급 이상에서는 적용이 어렵다^[3]. 또한 3대의 단상 다이오드와 단상 부스트 컨버터를 병렬로 연결하여 사용하는 방식^[4]은 연속 도통모드(Continuous Conduction Mode)에서 동작하며 모듈화가 가능한 장점이 있지만 소자의 수가 많은 단점이 있다. 그리고 최근에 3대의 다이오드와 풀브리지 DC-DC 컨버터를 3상 오토토랜스포머에 연결하여 입력에 18펄스의 입력전류를 얻을 수 있는 방식^[5]이 보고 되었는데 이 방식은 2단의 전력변환으로 직류 60V를 얻을 수 있는 장점이 있으나 이 방식 역시 소자의 수가 많은 단점이 있다.

본 논문에서는 2대의 다이오드 정류기와 저감된 용량을 갖는 3상 오토토랜스포머에 2대의 풀브리지 컨버터를 이용하여 전류의 파형을 능동적으로 만들어 정현파의 입력전류를 얻는 것과 동시에 직접 낮은 직류 출력전압(48V)을 얻을 수 있는 새로운 방식의 통신용 정류기 시스템을 제안한다. 본 방식의 특징은 다음과 같다.

- 2단의 전력변환으로 역률 1의 입력전원 품질을 얻을 수 있으며 절연된 직류전압의 출력과 조정이 가능하다.
- 역률개선을 위한 부가적인 회로와 그에 따르는 제어가 필요하지 않다.
- 연속 도통모드로 동작하여 비교적 높은 전력에 적용이 가능하다.
- 3상 오토토랜스포머의 VA정격은 부하전력의 24%이고 전체 회로의 용적이 비교적 작다.

2. 제안하는 파형 정형 기법

그림 1은 제안하는 통신용 정류기 시스템의 주 회로를 나타낸다. 이 회로는 저용량($0.24P_0$)의 3상 오토토랜스포머와 2대의 3상 다이오드 정류기 및 2대의 풀 브리지 DC-DC 컨버터로 이루어져 있다. 또한 고주파 변압기의




그림 1 제안하는 통신용 정류기시스템




그림 2 제안한 방식의 주요파형

($I_o=1pu$, 1차축 권선/2차축 권선=0.1546)

2차축 권선은 출력 전압과 전류의 균형을 위해 그림과 같이 직렬로 연결이 된다. 그리고 본 방식에서 제안한 전류제어의 구현을 위해 풀브리지 컨버터는 전류원으로 동작이 되어야 하므로 풀브리지 컨버터의 입력측에는 각각 인덕터를 연결한다. 또한 오토트랜스포머는 전원전압을 입력받아 전원 전압보다 각각 15° 앞서고 뒤지는 두 셋트의 3상 전압을 만들어 주며 이들은 각 다이오드 브리지에 입력되어 서로 30° 의 위상차를 가지며 온-오프




그림 3 제어 블록도

동작을 하게 되고 이 동작은 그림 2와 같이 상축과 하축의 스위칭 함수 S_{a1} 과 S_{a2} 등으로 나타낼 수 있다.

각 인덕터에 그림 2와 같은 전류 파형의 i_{L1} 과 i_{L2} 를 만들어 주면 다이오드 정류기의 스위칭함수로 인해 정류기 입력전류 i_{a1} 과 i_{a2} 는 그림 2와 같이 된다. 이와 같이 다이오드 정류기의 입력전류가 결정되면 오토트랜스포머의 기자력 관계식에 의해 전원전류 i_a 가 결정이 되는데 이는 그림 2와 같이 역률 1의 순수한 정현파가 된다.

그림 3은 제안하는 파형 정형 기법에 의한 고조파 저감방식을 구현하기 위한 제어 블록도를 나타낸다.


먼저 지령치 v_o^* 와 검출된 출력전압 v_o 의 오차는 PI 제어기에 입력되어 각 풀브리지 컨버터의 인덕터에 흐르는 전류의 크기 지령신호가 된다. 이 크기 지령신호는 단위화(Normalize)된 모양 지령신호 $i_{L1,N}$, $i_{L2,N}$ 과 곱해져 각 인덕터 전류의 기준신호인 i_{L1}^* , i_{L2}^* 가 된다. 그리고 인덕터 지령전류 i_{L1}^* , i_{L2}^* 는 검출된 인덕터 전류 i_{L1} , i_{L2} 와 비교하여 발생된 오차를 PI 제어를 행한 후 게이트 구동부에 인가되어 각 풀브리지 컨버터의 스위치를 구동하게 된다. 이때 지령전류 $i_{L1,N}$ 과 $i_{L2,N}$ 은 그림과 같이 전원전압의 굽은 선으로 나타낸 부분으로부터 얻을 수 있으며 이 파형을 미리 Look Up Table에 저장하여 놓은 다음 영전위 검출(Zero Cross Detector)과 PLL(Phase Locked Loop)회로를 이용하여 전원전압과 동기시켜 출력시킨다. 이러한 제어방식으로 입력측의 인덕터 전류제어는 물론 출력전압 v_o 를 조정할 수 있다.

3. 동작모드와 소자설계


3.1 동작모드

본 방식의 전류원 풀브리지 DC-DC 컨버터는 일반적인 하드 스위칭 방식으로 구현했다. 또한 제안한 파형 정형 기법을 구현하기 위하여 두 대의 풀브리지 컨버터는 각각 독립적으로 동작이 되며 상축과 하축 컨버터의 9가지 스위칭 조합은 그림 4와 같이 4가지 동작모드로 크게 구분을 할 수 있다 각 모드별 동작의 특징을 살펴보기로 한다.


모드 1 : 이 구간은 S11-S12(S14-S13)와 S21-




모드 1



모드 2



모드 3



모드 4

그림 4 모드별 동작원리

S22(S24-S23)와 같이 상측과 하측에 있는 동일한 대각선상의 스위치 쌍이 도통하는 구간으로서 다이오드 D1(D2)이 도통하여 2차측에 에너지가 전달된다. 이때 출력전압 V_o 는 2차측 변압기의 상측과 하측에 동일하게 $0.5V_o$ 가 걸리고 이로 인하여 두 인덕터에 흐르는 전류는 감소하게 된다.

모드 2 : 이 구간은 S11-S12(S14-S13)와 S24-S23(S21-S22)와 같이 상측과 하측에 있는 서로 다른 대각선상의 스위치 쌍이 도통하는 구간으로서 이때는 상측과 하측의 인덕터 전류의 크기에 따라 2차측 도통 다이오드가 결정된다. 예를 들어, 상측의 전류가 하측의 전류보다 크다면 D1(D2)이 도통하

여 2차측에 에너지가 전달된다. 이때 출력전압 V_o 는 2차측 변압기의 상측과 하측에 동일하게 $0.5V_o$ 가 걸리고 이로 인하여 두 인덕터에 흐르는 전류는 감소하게 된다.

모드 3 : 이 구간은 상측의 S11-S12(S14-S13)와 하측의 4개의 모든 스위치가 도통하는 구간으로서 다이오드 D1(D2)이 도통하게 된다. 이때 하측의 변압기 1차측의 전압이 0이 되므로 상측에 출력전압 V_o 가 걸리게 되어 스위치 전압스트레스가 증가하고, 상측 인덕터의 전류는 감소하며 하측 인덕터의 전류는 증가한다. 하측의 한 쌍의 스위치와 상측의 4개의 모든 스위치가 도통하는 구간도 모드 3에서 와 같은 방법으로 설명할 수 있다.

모드 4 : 이 구간은 상측과 하측의 모든 스위치가 도통하는 구간으로 2차측의 다이오드는 모두 터너오프되어 부하는 커패시터의 방전전류로 공급된다. 이때 상측과 하측의 인덕터 전류는 증가하고 입력전압이 모두 인덕터에 걸린다.

3.2 소자 설계

그림 4의 모드별 동작원리에서 보듯이 각 풀브리지 컨버터의 인덕터 전압으로부터 입출력 관계식을 유도하면 다음과 같다.

$$\frac{V_o}{V_{d1}} = \frac{N2}{(1-D)N1} \quad (1)$$

입력전압 $V_{ab}=220V_{rms}$ 출력전압 $V_o=48V_{dc}$ 인 경우를 가정하면

$$V_{d1} = 220 \times 1.035 \times 1.35 \\ = 307V \quad (2)$$

또한 전류원 DC-DC컨버터의 뉴티비는 $D>0.5$ 를 만족해야 하므로 식 (1), (2)에서 고주파 변압기 턴비는 다음을 만족해야 한다.

$$\frac{N1}{N2} > 12.8... \quad (3)$$

따라서 스위치의 전압 스트레스가 최소가 되는 변압기 턴비는 다음과 같다.

$$N1 : N2 = 13 : 1 \quad (4)$$

또한 인덕터에 흐르는 전류의 크기는

$$\frac{V_o}{V_{d1}} = \frac{N2}{(1-D)N1} = \frac{2i_{L,avg}}{I_o} \quad (5)$$

$$i_{L, rms} = \frac{i_{L, peak}}{\sqrt{3}} = \frac{1}{\sqrt{3}} \cdot 2i_{L, avg} \quad (6)$$

과 같이 구할 수 있다.

5kW 설계 예

제안한 방법의 설계 예로서 다음의 파라미터를 가정하였다.

$$P_o=5kW, V_{LL}=220, V_o=48V, f_{sw}=40kHz, N1:N2=13:1$$

출력전류를 계산하면

$$I_o = \frac{P_o}{V_o} = 104.17A \quad (7)$$

이고 오토트랜스포머와 풀브리지 컨버터 스위치, 부하측 정류 다이오드의 정격을 계산하여 표 1에 정리하였다.

표 1 각 소자 정격계산

소자			계산식	설계값 (5kW)
오토 트랜스 포머	1차측 권선	$V_{M,rms}$	V_{LL}	220V
		$I_{N1,rms}$	$\frac{0.081}{(1-D)} \cdot \frac{N2}{N1} \cdot I_o$	1.3A
	2차측 권선	$V_{N2,rms}$	$\frac{V_{LL}}{\sqrt{3}} \cdot \tan 15^\circ$	34V
		$I_{N2,rms}$	$\sqrt{\frac{2}{3}} \cdot i_{L,rms}$	7.1A
$VA(\%) = \frac{\frac{1}{2} \sum V_{rms} I_{rms}}{V_o I_o} \times 100$				1.2kVA (24%)
풀브리지 컨버터 스위치		$V_{SW,pk}$	$V_o \cdot \frac{N1}{N2}$	624V
		$I_{SW,pk}$	$i_{L,pk}$	15A
		$I_{SW,rms}$	$\frac{i_{L,rms}}{\sqrt{2}}$	6.2A
부하측 정류 다이오드		$V_{D,pk}$	$2V_o$	96V
		$I_{D,pk}$	$i_{L,pk} \cdot \frac{N1}{N2}$	195A
		$I_{D,rms}$	$i_{sw,rms} \cdot \frac{N1}{N2}$	80A

4. 실험결과

그림 5는 제안한 방식의 각 전류의 실험파형을 나타낸다. 그림 3에 의해서 발생된 인덕터 전류 i_{L1}, i_{L2} 를 그림 5(a)와 그림 5(b)에 나타낸다. 이 전류들은 각 다이오드 정류기의 스위칭함수에 의해서 나타나는 다이오드 정류기의 입력전류 i_{al}, i_{a2} 로 그림 5(c)와 그림 5(d)에 나타났다. 각각의 다이오드 정류기의 입력전류와 오토트랜스포머의 기자력 관계식으로부터 그림 5(e)와 같은 정현파에 가까운 전원전류 i_a 를 얻었다. 그림 5(f)에는 전원전류 i_a 에 대한 FFT를 나타내고 그림 5(g)는 출력전압 48V를

나타냈다.


5. 결 론

본 논문에서는 파형정형 기법에 의해 정현파의 입력을 갖는 고 역률의 정류기 시스템을 제안하였다. 제안한 방식은 역률개선을 위한 부가적인 회로와 그에 따르는 제어가 필요하지 않고 낮은 직류전압(48V)을 직접 출력하며 전압의 조정도 가능하다. 또한 연속 도통모드(Continuous Conduction Mode)로 동작하여 비교적 높은 전력에 적용이 가능하다. 제안한 방식의 동작원리와 제어 및 설계방법을 기술하고 1.7KW 축소모형으로부터의 실험결과를 제시하였다.


본 연구는 한국과학재단 목적기초연구지원(R01-2001-000-00306-0)으로 수행되었음.

참 고 문 현


- [1] S. Ohtsu and S. Muroyama, K. Yamamoto "A compact, High-Efficiency and High-Power -Factor Rectifier for Telecommunications Systems" IEEE APEC Conf. Vol. 2, pp. 509-513 March. 1996.
- [2] N. Backman and H. Thorslund, "A New light-weight 100A/48V Three-Phase Rectifier" IEEE Telecommunications Energy Conf. pp.92-97 Nov. 1991.
- [3] J.W. Kolar and H. Ertl, "Status of the Techniques of Three-Phase Rectifier Systems with Low Effects on the Mains" IEEE Telecommunications Energy Conf. pp.16 Jun. 1999.
- [4] G. Spiazzi and F.C. Lee, "Implementation of Single-Phase Boost Power Factor Correction Circuits in Three-Phase Applications", IEEE Trans. on Industrial Electronics, Vol. 44, pp.365-370 Jun. 1997.
- [5] F.J.M. Seixas and Barbi, I. "A 12kW Three-Phase Low THD Rectifier with High-Frequency Isolation and Regulated DC Output", IEEE Trans. on Power Electronics, Vol. 19, pp. 371-377 March. 2004.
- [6] Falcondes Jose Mendes de Seixas and Ivo Barbi, "A New Three-Phase Low THD Power Supply with High-Frequency Isolation and 60V/200A Regulated DC Output," IEEE PESC. 2001, Vol. 3, pp. 1629-1634, 2001.
- [7] R. Gopinath, S. Kim, J. Hahn, M. Webster, J. Burghardt, S. Campbell, D. Becker, P. Enjeti, M. Yeary, J. Howze, "Development of a low cost fuel cell inverter system with DSP control", IEEE PESC Record, pp. 309~314 Vol.1, 2002.




(a) i_{L1}




(b) i_{L2}




(c) i_{a1}




(d) i_{a2}



(e) i_a



(f) i_a 의 FFT



(g) V_o

그림 5 실험 파형