

# 저가격 박막 실리콘 기판을 위한 단결정 실리콘 웨이퍼에 layer transfer 형성 연구

권재홍, 김동섭, 이수홍  
세종대학교 전자공학과 전략에너지 연구소

## Cost down thin film silicon substrate for layer transfer formation study

Jae Hong Kwon<sup>1)</sup>, Dong Seop Kim and Soo Hong Lee

Strategic Research Energy Center, Dept. of Electronics Engineering, Sejong University, Seoul 143-747, Korea

### Abstract

Mono-crystalline silicon(mono-Si) is both abundant in our environment and an excellent material for Si device applications. However, single crystalline silicon solar cell has been considered to be expensive for terrestrial applications. For that reason, the last few years have seen very rapid progress in the research and development activities of layer transfer(LT) processes. Thin film Si layers which can be detached from a reusable mono-Si wafers served as a substrate for epitaxial growth. The epitaxial films have a very high efficiency potential. LT technology is a promising approach to reduce fabrication cost with high efficiency at large scale since expensive Si substrate can be recycled. Low quality Si can be used as a substrate. Therefore, we propose one of the major technologies on fabricating thin film Si substrate using a LT. In this paper, we study the LT method using the electrochemical etching(ECE) and solid edge.

**Key Words** : Mono-crystalline silicon(mono-Si), Layer transfer(LT), Electrochemical etching(ECE)

## 1. 소개

본 논문은 실리콘 기판에 전기화학 에칭 방법으로 다공성 실리콘(Porous silicon)을 적용하여 layer transfer(LT)에 접근하는 방법에 대하여 연구 하였다. 다공성 실리콘은 실리콘 표면에 요철을 형성 시키는 공정으로써 간단하고, 저렴하며 제작시간이 빠르다. 이러한 다공성 실리콘은 약 40년전 미국 벨 연구실(Bell Lab.)의 Uhler [1]에 의해 처음 발견 되었다. 다공성 실리콘은 불산 용액

에서 실리콘 기판을 전기화학적으로 양극 산화 시킬 때 표면의 결정 결함 등 국부적으로 전류 밀도가 커지는 부위에서 선택적인 실리콘 용해가 일어나 미세공(pore)이 형성 되고, 이런 미세공이 확장되어 만들어 진다. [2] 현재 다공성 실리콘을 응용한 대표적인 적용 예로는 micro-machining application [3], light emitting diode(LED) [4], 태양전지의 반사 방지막(Antireflection coating) [5], silicon on insulator(SOI) [6] 등으로 사용 되고 있다.

현재까지는 박막 기판에 대하여 0.3 mm 이하의 두께로 slicing 하기가 어려우나, 전기화학에칭 방법으로 다공성 실리콘을 적용하면, 20 ~ 50  $\mu$ m의

\* e-mail : sunpv@sju.ac.kr  
Fax : +82-(0)2-3408-3902

박막으로도 형성이 가능하다. 이러한 박막 형성 기술인 LT 방법은 캐논(Cannon)의 ELTRAN (Epitaxial Layer transfer) [7]과 소이텍(Soitec)의 samt cut [8] 등으로 연구 개발 되고 있다. LT 형성 방법은 여러 가지가 있지만, 본 논문은 전기화학 에칭으로 실리콘 기판에 다공성 실리콘을 형성하여 LT에 적용한 것을 연구하였고, 이러한 다공성 실리콘을 형성 하여 host layer와 foreign layer의 분리 방법에 대하여 연구 조사 하였다.

## 2. 실험

본 실험에서 사용 된 단결정 실리콘 웨이퍼는 (100), 붕소(Boron)가 도핑된 p-type, 1.0~2.0 Ω cm, 2 × 2 cm 크기이다. RCA I (H<sub>2</sub>O : H<sub>2</sub>O<sub>2</sub> : NH<sub>3</sub>OH), RCA II (H<sub>2</sub>O : H<sub>2</sub>O<sub>2</sub> : HCl) 용액에서 Cleaning 후 자연 산화막 제거를 위해 5 % 불산에 수초 동안 에칭을 한 후 초순수물로 Rinse 하였다. 본 실험에서 전기화학에칭은 전류가 일정하게 공급되는 Potentiostat mode (WMPG 1000, WonATech.)로 하였다. 그림 1은 다공성 실리콘을 형성하기 위해 불산 용액에서도 안정하도록 제작된 테프론(Teflon) 베스(Bath)를 보여준다.




그림 1. 전기화학 에칭으로 다공성 실리콘을 형성할 수 있도록 제작한 베스

전기화학 에칭 시 표면의 균일한 다공성 실리콘을 형성하기 위해 magnetic stirring bar를 베스에 넣었다. 전극은 전기화학적으로 안정한 백금을 이용하였다. 본 실험은 p-type 이므로 순방향 바이어스를 인가하여 전기화학 에칭을 하였다. n-type 경우에는 역방향 바이어스를 인가하며, 광 (Photo) 전기화학 에칭이 요구 된다.

다공성 실리콘 형성 후 표면과 측면의 형성결과를 분석하기 위해 FESEM(Field Emission Scanning Electron Microscope)를 사용하였다.

## 3. 결과 및 고찰

그림 2는 HF : C<sub>2</sub>H<sub>5</sub>OH : H<sub>2</sub>O (1 : 1 : 1)의 혼합용액에서 동일한 에칭 시간에 따른 전류 밀도 공급에 대한 다공성도(Porosity)의 변화를 나타내 주고 있다. 전류 밀도가 증가함에 따라 다공성도 역시 증가하는 것을 볼 수 있다. 또한 공급 전류 밀도가 임계 전류 밀도에 접근하면 실리콘 표면에 박리현상이 일어난다.




그림 2. 전류 밀도 증가에 따른 다공성도 증가를 나타내고 있는 그림

그림 3은 단결정 실리콘 기판에 5 mA/cm<sup>2</sup>의 전류밀도로 10분 동안 전기화학 에칭 후 실리콘 표면에 요철이 형성된 그림 3(a) 과 100 mA/cm<sup>2</sup>의 전류 밀도로 10초 동안 전기화학 에칭 후 실리콘 표면에 요철이 생긴 그림 3(b)의 각각의 FESEM 사진이다.




그림 3. 전기화학 에칭 후 실리콘 표면에 요철이 형성된 FESEM 사진

그림 4는 100 mA/cm<sup>2</sup>의 전류 밀도로 10초 동안 전기화학 에칭 후 다공성 실리콘 측면의 FESEM 사진이다.




그림 4. 고전류 밀도의 전기화학 에칭 후의 측면 FESEM의 사진

그림 5는 전기화학 에칭을 할 때, 첫 번째로 저 전류 밀도(10 mA/cm<sup>2</sup>, 10 분)로 인가하고 두 번째로 고 전류 밀도(100 mA/cm<sup>2</sup> 10 초)로 인가한 후의 다공성 실리콘의 측면 사진이 되겠다. 그림 5(a)의 백색 타원을 확대한 것이 그림 5(b)가 된다. 그림 5(b)의 백색 화살표는 LT 과정의 분리 층의 역할을 하게 된다. 이에 분리층은 다공성도가 낮은 층과 다공성도가 큰 층 사이에 있어 stress가 약하기 때문에 물리적인 힘으로 분리가 가능한 층이 되겠다. 그림 6은 다공성 실리콘의 분리 층을 형성한 후에 host 와 foreign의 표면기판에 접착력이 강한 물질로써 glass나 plastic을 접착시킨 후 solid wedge로 물리적인 힘을 가하여 분리하는 것을 나타낸다. 물리적으로 분리된 host 기판은 연마장비 (Polishing machine)로 표면을 연마한 후 다공성 실리콘을 다시 형성하여 재사용 할 수 있다.





그림 5. 두층의 다공성 실리콘으로 형성되어 분리층을 보여주는 측면 FESEM의 사진




그림 6. Host layer와 foreign layer의 분리 방법

#### 4. 결 론

다공성 실리콘은 전기 화학 에칭 방법으로 형성 되기 때문에 진공장비가 들어가지 않아, 경제적이 며, 간단하여 현재의 박막 형성 기술을 대신할 수 있는 혁신적인 기술이다. 이러한 다공성 실리콘을 전기화학 에칭 방법으로 형성하므로 다공성 실리콘 층의 morphology를 컨트롤 할 수 있으며, LTCVD(Low Temperature Chemical Vapor Deposition)으로 foreign 층에 실리콘 층을 형성 하여, SOI에 적용 할 수도 있다. 본 논문은 이러한 전기화학 방법으로써 간단하고 저렴한 기술을 적용함으로써 현재 박막 기술에 큰 파급 효과를 줄

것이라고 예상된다.

"Cleaving Oxide Films Using Hydrogen Implantation", *Interfacial and Processing Sciences Annual Report*, 1999.

## 감사의 글

본 연구는 한국 과학 기술부의 나노 과제에 지원을 받아 수행되었음.

## 참고 문헌

- [1] A. Jr., Uhlir, "Electrolytic Shaping of Germanium and Silicon", *Bell System Technical Journal*, Vol.35, pp.333-347, 1956.
- [2] 권재홍, 김동섭, 이수홍, "저가 고효율 다공성 실리콘 반사 방지막", *한국태양에너지 학회 추계 학술발표대회 논문집*, pp.44-48, 2003.
- [3] P. Steiner and W. Lang, "Micromachining applications of porous silicon", *Thin Solid Films*, Vol.255, pp.52-58, 1995.
- [4] L. Pavesi, M. Ceschini, G. Mariotto, E. Zanghellini, O. Bisi, M. Anderle, L. Calliari, and M. Fedrizzi, "Spectroscopic investigation of electroluminescent porous silicon", *Journal of Applied Physics*, Vol.75, pp.1118-1126, 1994.
- [5] C. Pickering, M. I. J. Beale, D. J. Robbins, P. J. Pearson and R. Reef, "Optical studies of the structure of porous silicon films formed in p-type degenerate and non-degenerate silicon", *Journal of Physics C: Solid State Physics*, Vol.17, pp.6535-6552, 1984.
- [6] N. J. Thomas, J. R. Davis, J. M. Keen, J. G. Castledine, D. Brumhead, M. Goulding, J. Alderman, J. P. G. Farr, L. G. Earwaker, J. L. Cuyler, I. M. Sturland, and J. M. Cole, "High-Performance Thin-Film Silicon-on-Insulator CMOS Transistors in Porous Anodized Silicon", *IEEE Electron Device Letters*, Vol.10, pp.129-131, 1989.
- [7] T. Yonehara and K. Sakaguchi, "ELTRAN: SOI-Epi Wafer<sup>TM</sup> by Epitaxial Layer Transfer from Porous Si" 198th Meeting of Electrochemical Society, Abstract No.438, 2000.
- [8] S.Thevuthasan, W. jiang, and W. J. Weber,