컨택 산화막 에칭에서의 바닥 모양 찌그러짐 변형 개선

The Improvement of Profile Tilt in High Aspect Ratio Contact

  • 황원태 (삼성전자 반도체 연구소) ;
  • 최성길 (삼성전자 반도체 연구소) ;
  • 권상동 (삼성전자 반도체 연구소) ;
  • 임장빈 (삼성전자 반도체 연구소) ;
  • 정상섭 (삼성전자 반도체 연구소) ;
  • 박영욱 (삼성전자 반도체 연구소)
  • Hwang, Won-Tae (Semiconductor R&D division, SAMSUNG Electronics. Co. Ltd.) ;
  • Choi, Sung-Gil (Semiconductor R&D division, SAMSUNG Electronics. Co. Ltd.) ;
  • Kwon, Sang-Dong (Semiconductor R&D division, SAMSUNG Electronics. Co. Ltd.) ;
  • Im, Jang-Bin (Semiconductor R&D division, SAMSUNG Electronics. Co. Ltd.) ;
  • Jung, Sang-Sup (Semiconductor R&D division, SAMSUNG Electronics. Co. Ltd.) ;
  • Park, Young-Wook (Semiconductor R&D division, SAMSUNG Electronics. Co. Ltd.)
  • 발행 : 2004.11.11

초록

VLSI 소자에서 design rule(D/R)이 작아져 각 단위 Pattern의 size가 작아짐에 따라 aspect ratio가 커지게 되었다. 산화막 contact etch를 하는데 있어 산화막 측벽을 보호하는데, 이러한 보호막은 주로 fluoro-carbon 계열의 polymer precursor들이 사용된다. Aspect ratio(A/R)가 5 이하일 때에는 측벽의 보호막에 의한 바닥 변형이 문제가 되지 않으나, 10 이상의 A/R를 가진 contact에서는 크기가 줄고, 모양이 불균형하게 변하는 바닥 변형을 쉴게 관찰할 수 있다. 이러한 바닥 변형이 커지면 contact 저항이 높아지는 것은 물론이고, 심하게는 하부 pattern과 overlap 불량을 유발할 수 있다. 본 논문에서는 바닥변형을 일으키는 원인을 분석하고 fluoro-carbon 계열의 polymer precursor의 종류$(C_4_F6\;vs.\;C_3F_8)$에 따른 polymer증착 상태 확인 및 pattern비대칭에 따른 바닥 변형의 고찰과 plasma etching 시 H/W 변형을 통해 바닥 변형이 거의 없는 조건을 찾아낼 수 있었다.

키워드