

가속열화 시험을 통한 전력용 사이리스터 소자의 순방향/역방향 항복전압 특성변화

Aging test for analyze the forward and reverse breakdown voltage
characteristics of the thyristor

이 양 재¹, 서 길 수¹, 김 기 현¹, 김 상 철¹, 김 남 균¹, 김 병 철¹

한국전기연구원, 진주산업대학교¹

Y.J.Lee¹, K.S.Seo, K.H.Kim, S.C.Kim, and N.K.Kim, B.C.Kim¹

KERI, Jinju National University¹

Abstract : 반도체 소자의 파괴 원인으로는 주로 열, 전압, 전류, 진동 및 압력 등이 있다. 이 중에서 전압과 열을 스트레스 인자로 적용하여 가속열화 시험을 진행하였다. 전압 및 열에 의한 소자의 열화정도를 파악하기 위해 현재 상용화되어 있는 Phase Control Thyristor 중 $V_{DRM} = 1500V$, $V_{RRM} = 1500V$, $T_{HS} = -40 \sim 125^\circ C$ 정도의 사양을 가지는 소자를 사용하였다. 열화에 의한 여러 가지 변동특성 중에서 소자의 순방향 및 역방향 항복특성의 변화와 누설전류의 변화에 대해 실험을 통해 알아보았다.

Key Words : Acceleration aging, Blocking, Phase Control Thyristor, Aging factor

1. 서 론

최근 국내의 전력전자기술을 활용한 설비는 해남-제주간의 전력공급을 위한 HVDC 전력 변환소, 계통의 안정성 향상을 위한 BTB (Back-to-Back), UPFC 및 SVC 등이 있으며, 이밖에 고속대용량 IGCT 소자를 활용한 KTX 고속전철이 개통하여 현재 운용 중에 있다. 이와 같이 대용량 전력반도체 소자를 활용한 SOC분야는 점차 증가하고 있다. 대용량 전력변환소자진단 기술의 발전은 HVDC 변환시스템의 안정성 및 신뢰성 향상을 통해 국가 전력산업기반기술의 보수유지기술 차립을 가능하게 하고, 산업, 경제적인 측면에서 HVDC변환시스템의 유지보수비용 절감 및 안정적인 운용, 전철 및 지하철 등의 수송 시스템의 안정적인 운전을 가능하게 한다. 따라서 대용량 전력반도체 소자의 신뢰성 평가는 전력계통의 안정성 확보 및 안정적인 운행을 위해 매우 중요하다 할 수 있다. 본 논문에서는 대용량 전력반도체 중에서도 전력계통에 접속되어 사용되는 대용량 사이리스터의 신뢰성 평가에 필요한 열화에 따른 소자의 특성 변화를 실험하고자 하였다. 사이리스터의 경우 장시간의

수명을 가지고 있기 때문에 단시간에 소자의 특성 변화를 관찰하기 위해 가속열화 시험을 진행하였다. 가속열화 시험은 “가혹한 조건하에서 고장 메커니즘을 촉진시켜 그 수명 및 통상 사용조건에서의 수명의 둘 사이에 존재하는 규칙성을 이용해” 가속열화 시키는 시험을 말한다. 소자를 열화 시키는 열화인자에는 환경스트레스(온도, 습도, 진동, 응력 등)나 전기적 스트레스(전압, 전류 등) 등이 있는데, 본 논문에서 시행한 가속열화 시험에서는 이 중에서 전압과 열을 가속열화 인자로 사용하였으며, 두 가지 스트레스를 동시에 인가할 수 있도록 시험 장치를 구성하였다.

2. 본 론

2.1 대용량 PCT 가속열화

2.1.1 가속열화장치의 온도 profile(위치에 따른 가속열화 계수 차이)

실험에 사용된 가속열화 인자인 전압과 열을 동시에 인가하기 위해 그림 1에 나타낸 것과 같은 가속열화 장치를 구성하였다. DC 가속열화 시험용 내전압 시험장치 장비의 특성은 DC15kV/200mA의 출력 정격을 가지며, 온도 가속장비의 정확도는

$\pm 0.2^{\circ}\text{C}$ 이다. 정확한 가속열화시험을 하기 위해서는 열화장치 내부의 온도를 일정하게 유지해야 할 필요가 있으며, 본 실험에서는 장치 내부의 온도를 100°C 로 고정하여 실험을 수행하였다. 그러나 장치의 정밀성이나 주변 환경에 따라 장치내부의 위치에 따른 온도의 변화가 생길 수 있어, 가속열화시험을 하기 이전에 먼저 열화장치 내부의 위치에 따른 온도 변화를 조사하였다.




그림 1. 가속열화 장치의 외관

그림 2는 가속열화 장치 내에 위치별 온도변화에 대한 측정위치를 나타낸다. 온도 측정은 thermo coupler를 사용하였으며, thermo coupler의 최적 범위 정확도는 $-150^{\circ}\text{C} \sim 1200^{\circ}\text{C}$ 에서 1°C 이다. thermo coupler의 측정 위치는 PCT에 mounting force를 주기위해 설치한 clamp와 접지 판 사이이다.

①		②		③	
④		⑤		⑥	
		⑦			
⑧				⑨	
⑩		⑪		⑫	

그림 2. 열화장치내의 thermo coupler의 위치

그림 3은 그림 2에 따라 나타난 각각의 위치에서

의 온도 측정 결과를 나타낸 것으로 3, 6, 9, 12번의 오른쪽 가장자리 지점의 온도가 가장 높게 나타남을 알 수 있다. 또한 전체적으로 장치 내부의 위치에 따라 온도가 2.3°C 정도의 온도차를 보이고 있음을 알 수 있다. 각각의 위치에서의 온도에 따른 온도가속률의 계산을 달리함으로써 전체적인 가속률에 대한 보다 더 정확한 값을 얻을 수 있다.




그림 3. 열화장치 내부의 온도변화 측정결과

2.1.2 가속 열화 시험

가속실험에 사용된 사이리스터 소자는 $V_{DRM} = V_{RRM} = 1500\text{V}$, $I_{DRM} = I_{RRM} = 20\text{mA}$ 의 특성을 가지는 PCT를 사용하였으며, 수명의 초기에 발생하는 초기고장과 초기 특성이 순방향 차단 전압 1850V , 역방향 차단전압 2200V 이하의 시료는 실험에서 제외하였다. 앞에서 언급한 기준을 적용하여 실제 실험에서는 총 25개의 소자를 사용하였다. 온도 가속장비의 내부온도는 100°C , 인가전압은 1000V 로 고정하여 지속적인 스트레스를 가하였다. 실험 결과에 대한 측정은 7일에서 12일을 주기로 하였으며, 장치내부의 온도를 일정하게 유지하기 위해 thermo coupler를 이용하여 지속적인 온도 측정을 하였다. 전압 및 온도의 가속율의 정의는 Eyring 모형을 따랐으며, 가속에 사용된 식은 아래에 나타내었다.[2]

$$K1 = \left(\frac{V}{V_0} \right)^n : \text{전압가속률},$$

V : 시험전압, V_0 : 기준전압, n : 1,7 at 60Hz

$$K2 = \exp \left[\left(\frac{E_a}{k} \right)^* \left(\frac{1}{T} - \frac{1}{T_o} \right) \right] : \text{온도가속률}$$

E_a : energy gap ($0.8\text{ eV at } 60\text{ Hz}$),

$$K = 8.616 * 10^{-5} (\text{eV/K}),$$

T : 시험온도, T_o : 기준온도

전압가속률에서 기준전압은 최대 정격의 20%로 잡았으며, 온도가속률에서의 기준온도는 25°C 로 하여 각각에 대해서 가속률을 구하였다. 이렇게 한 경우 전압 및 온도에 따른 종합 가속률은 48.5이다. 그림 4는 가속열화를 시키기 전 소자의 초기 특성을 나타내었으며, curve Tracer 371A로 측정을 하였다. 초기 특성을 살펴보면 순방향 차단전압은 1850V(최대 정격의 123%), 역방향 차단전압은 2260V(최대 정격의 150%)를 나타내고 있으며, 최대 정격전압보다 상당히 높은 특성을 나타내었다. 사이리스터 순방향 차단전압이 역방향 차단 전압보다 그 특성이 더 높게 나타나는 이유는 P'-N접합을 J_1 , N-P접합을 J_2 , P-N'접합을 J_3 로 볼 때, 순방향 차단상태로 바이어스 된 경우 J_1 과 J_3 는 순방향 바이어스 되고 인가전압 V는 주로 역방향으로 바이어스 된 접합 J_2 를 가로질러서 나타난다. 접합 J_2 에서는 N-base와 P역역 간의 농도차이가 P'-N 영역의 농도차이보다 작다. 역방향 차단상태로 바이어스 된 경우는 접합 J_2 에서 순방향 바이어스 되고 J_1 과 J_3 에서 역방향 바이어스 된다. 전형적으로 인가전압은 J_3 에서 50V정도의 전압강하도 일어나지 않으며, J_1 에서 대부분의 전압이 걸린다. 그 이유는 anode의 P'영역은 고농도로 도핑되어 있기 때문에 P'영역으로는 10%도 확산하지 않고 N-base 영역으로 확산을 많이 하기 때문이다.




그림 4. 가속 전 순방향/역방향 차단 특성

그림 5는 사이리스터 소자의 가속시간에 따른 순방향/역방향 전류/전압 특성을 나타내고 있다. 1375시간을 가속하였을 때, 소자의 순방향 차단전압은 감소를 보이지 않는 반면, 누설전류가 700시간이 지나기 전까지는 증가하다가 700시간이 경과한 이후에는 더 이상 증가하지 않고 안정된 특성을 보이고 있다. 이와는 달리 역방향 차단전압은 초기에는 2170V, 264시간을 가속 후에는 2145V, 472.5시간 가속 후에는 2070V, 708.5시간 가속 후에는 2070V, 897.5시간 가속 후에는 2030V, 1070.5시간 가속 후에는 2000V, 1375시간 가속 후에는 500V의 특성을 보이면서 차단전압이 줄어들고 있으며, 누설전류 또한 지속적으로 증가하는 특성을 나타낸다.




그림 5. 사이리스터 소자의 가속열화에 의한 순방향/역방향 특성

그림 5에서 볼 수 있듯이 소자가 열화를 하다가 어느 시점에 이르면 갑작스런 전류량의 증가와 함께 차단전압이 감소함을 볼 수 있는데, 이것은 대전류 소자에서의 파괴가 대체적으로 어느 특정한 부분에서의 급격한 온도 상승에 의한 결합전파가 있기 때문으로 생각된다. 일반적으로 높은 전류를 통전하는 대전류 소자에서 이러한 현상을 많이 볼 수 있는데, 이는 전류의 증가에 따른 소자의 내부 온도 증가에 의해 열폭주 현상이 일어나기 때문이다[3-4]. 이러한 열폭주 현상은 접합 종단부에서 발생되는 데 그 원인으로는 사이리스터나 GCT와 같은 원형 개별소자에서 높은 차단전압을 얻기 위해 접합 종단부를 beveling 처리하는 과정에서 생성되는 표면결함에 의한 것으로 생각된다.

beveling 처리 과정에서 wafer의 표면에 형성된 결함은 에너지 상태가 불안정하기 때문에 차단상태에서 결합부위로 전계가 집중되게 되며 이 부분에서의 온도 상승에 따라 결합부위가 서서히 전파되게 된다. 이후 온도가 일정 수준에 이르게 되면 결합부위에 과도한 전계집중과 온도 상승에 의해 유발된 열폭주 현상에 의해 급격하게 증가된 전류에 의해 소자의 파괴가 일어나게 된다. 이 때 열폭주에 의해 증가된 전류의 대부분이 결합부위를 통해 흐르게 되며, 이를 접합 종단부에서의 channeling 이라 한다.

3. 결 론

본 실험에서는 순방향/역방향 차단전압 및 누설전류의 변화를 살펴 사이리스터의 열화 정도를 파악하기 위해 25개의 시료를 가지고 시험을 진행하였다. 실험에 사용된 PCT는 시료 중에서 열화에 대해 가장 특성을 잘 나타내는 시료를 선택하였으며, 열화를 보이기 전까지와 거의 동일한 특성을 나타내었다. 시간에 따른 가속열화 정도를 보면, 소자의 순방향 항복전압은 거의 감소를 보이지 않는 반면, 누설전류는 700시간이 지나기 전까지는 증가하다가 700시간이 경과한 이후에는 더 이상 증가하지 않고 안정된 특성을 보이고 있다. 이와는 달리 역방향 항복전압은 초기에는 2170V, 264시간을 가속 후에는 2145V, 472.5시간 가속 후에는 2070V, 708.5시간 가속 후에는 2070V, 897.5시간 가속 후에는 2030V, 1070.5시간 가속 후에는 2000V, 1375시간 가속 후에는 500V의 특성을 보이면서 항복전압이 줄어들고 있으며 또한 누설전류도 지속적으로 증가하고 있음을 알 수 있다. 지금 까지 전압 및 온도를 이용한 가속열화 시험에 따른 PCT의 특성변화를 알아보았다. 실제 사용되는 소자에서는 전압이나 온도 외에 더 많은 종류의 스트레스가 가해지기 때문에 지금까지의 실험 결과만으로 소자의 수명을 예측하기 어려우며, 소자의 정확한 수명예측과 신뢰성 평가를 위해서는 더 많은 실험이 이루어져야 할 것으로 생각된다.

참고문현

- [1] 사단법인 전기협동연구회, "전력계통용 power electronics 설비의 현황과 설계 및 보수기준", 제57권 제2호, 평성13년 10월
- [2] Endicott, H. Hatch, B. Sohmer, R. "Application of the Eyring Model to Capacitor Aging Data" IEEE Trans. Component Part, Vol. 12, pp. 34-41, 1965.
- [3] B. J. Baliga, Power Semiconductor Devices, John Wiley & Sons, 1987.
- [4] B. J. Baliga, "Analysis of Insulated Gate Transistor Turn-off Characteristics", IEEE Electron Device Letter, EDL-6, pp. 74-77, 1985.