

구동펄스 인가조건에 따른 PDP의 휘도 특성에 관한 연구

(A Study on the Characteristics of Brightness according to PDP Driving Pulse condition)

손현성* · 염정덕

(Hyeonsung Son · Jeongduk Ryeom)

요약

본 연구에서는 3전극 면방전 AC PDP의 ADS 구동방식에서 구동펄스 인가조건에 따른 어드레스 방전과 표시방전 간의 영향을 실험적으로 해석하고 휘도특성에 대해 알아보았다. 어드레스 방전을 위한 최소의 어드레스 펄스폭은 $1.5\mu s$ 이며 전압마진은 35V이다. 표시방전을 위한 최소 표시방전유지 펄스폭은 $2\mu s$ 이며 전압마진은 25V이다. 이때 최대 휘도를 위한 표시방전 전압은 190V이며 표시방전 펄스의 개수가 1024개일 때 얻어진 평균휘도는 $310 [cd/m^2]$ 이다.

1. 서 론


현대 사회는 디지털기반의 정보화 사회이다. 따라서 정보획득의 수단이 매우 중요하다고 할 수 있다. 그 중에서도 디스플레이 장치는 시각적 정보전달 수단으로써 보다 많은 정보를 보다 쉽게 전달하기 위해 연구 개발되어 왔다. PDP는 대화면화가 용이하며 디지털신호로 휘도를 제어하므로 디지털 TV에 가장 적합한 디스플레이 장치이다 [1][2]. 현재 PDP는 패널 구조가 교류 구동형 면방전 구조이며 일반적으로 ADS 구동방식을 사용한다[3].

이 구동 방식은 1 TV-field의 한정된 시간을 다수의 Sub-field로 나누고 다시 각 Sub-field에 할당된 시간을 초기화, 어드레스, 표시방전유지 기간으로 시간적인 분리를 하여 방전을 제어하므로 어드레스 디스플레이 분리(ADS : address display separated)구동법이라고 부른다. 이 구동 법을 사용하여 HDTV와 같은 고해상도 PDP를 구동할 경우 즉, 1080개의 수평주사라인을 구동하기 위하여 어드레스기간이 증가하게 되며 그로인해 표시방전유지 기간에 할당되는 시간은 감소하게 된다.

각 Sub-field의 표시방전유지 기간은 표시발광을 하는 기간으로서 이 기간의 감소는 곧바로 휘도저하라는 문제점을 야기 시킨다. 이를 해결하기 위해서는 각 기간 내의 구동 펄스폭을 좁혀 표시방전유지 기간의 표시방전 펄스 개수를 증가시켜야 한다.

본 연구에서는 상용화된 3전극 면방전 AC PDP에 ADS 구동 법을 적용하여 어드레스와 표시방전유지 기간을 구성하는 각 펄스들의 관계에 대한 실험적인 해석을 하고 동작마진과 휘도를 측정하여 HDTV 수준으로 구동이 가능한 최소의 펄스조건을 제시하였다.

2. ADS 구동방식의 필드구조



- (a) Scan 라인의 개수가 480 개인 경우의 필드 비율
- (a) The field proportion of the case which the number of the scan line is 480
- (b) Scan 라인의 개수가 1080 개인 경우의 필드 비율
- (b) The field proportion of the case which the number of the scan line is 1080

그림 1. 1 TV-field의 구조

Fig 1. The Structure of 1 TV-field

그림 1은 256단계의 계조를 표현할 수 있는 ADS 구동법의 1 TV-field의 구조로써 8개의 sub-field로 나누어져 있다. 각각의 sub-field는 시간적으로 분리되어 있으나 1개의 TV-field 시간인 16.6ms 안에서 sub-field의 표시방전 시 발생되는 빛의 누적된 양이 우리 눈에 인식되므로 각 sub-field의 발광시간을 제어하면 256단계의 계조를 표현할 수 있다 [4][5]. (a)는 1 TV-field 안에서 Scan라인의 개수가 NTSC TV 규격인 경우 각 서브필드의 비율이며 (b)는 Scan라인의 개수가 HDTV 규격인 경우의 비율이다. 그림에서 보는 바와 같이 Scan라인이 증가할 경우 어드레스 기간이 넓어지며 그에 따라 표시방전유지 기간이 좁아진 것을 볼 수 있다. 표시방전유지 기간이 좁아지면 그 기간 내에 위치시킬 수 있는 총 표시방전 펄스의 개수가 감소하므로 휘도 또한 저하되는 것이다.

3. 실험 방법 및 결과

3.1 실험 방법

그림 2는 실제 실험에 사용된 sub-field의 펄스 타이밍 구조이다. 서론에서 소개한 것과 같이 하나의 Sub-field는 초기화, 어드레스, 표시방전유지의 3개의 기간으로 나누어져 있다. 초기화 기간에서는 불균일한 잔류 벽전하를 효과적으로 제거하기 위해 높은 전압의 Ramp펄스를 패널 전면에 인가하여 패널 전면의 전기적인 상태를 균일하게 만들 수 있도록 하였다.

어드레스 기간에서는 Y전극에 Scan 펄스를 Data전극에 Data 펄스를 인가하여 화면 중 표시할 셀들을 순차적으로 방전시켜 벽전하를 생성시키도록 하였다. 표시방전 유지과정에서는 X와 Y 전극에 공통으로 표시방전 펄스를 교대로 인가하여 어드레스 기간에서 벽전하가 생성된 셀들의 방전을 지속시켜준다. 각 Sub-field에서는 표시방전의 횟수를 조절하여 각 계조레벨에 상응하는 밝기를 나타낸다. 표시방전 유지기간 이후 폭이 좁은 erase 펄스를 X와 Y전극에 각각 인가하여 표시방전을 소거 시켜준다.

그림 3은 패널 방전면의 평균휘도 측정방법을 도식화하여 나타낸 그림이다. 총 방전 면은 16개의 소면적 영역으로 구성되어 있으며 각각의 영역은 휘도 측정을 용이하게 하기 위해 data 전극 3라인, scan 전극 2라인이 교차되는 지점으로 하였다. 휘도의 측정은 각 방전 영역 간을 한 칸씩 건너뛰어 바둑판 문양으로 방전시킨 8개의 영역을 각각 휘도계로 측정하여 그 평균값을 취하였다. 휘도측정 장비는 MINOLTA LS-110을 사용하였

다. 실험에 사용된 패널은 3전극 면방전 구조를 갖는 AC 구동형 PDP이다.




그림 2. 실제 실험에 사용한 sub-field의 구조
Fig. 2. The structure of the sub-field which uses at actual experiment




그림 3. 휘도의 측정 방법
Fig. 3. A measurement method of the brightness

3.2 실험 결과

그림 4는 각 서브필드내의 표시방전 유지펄스의 개수에 따른 휘도의 계산치와 실제측정치를 나타낸 그림이다. 16계조를 표현하기 위해 1 TV-field를 4개의 sub-field로 나누었으며 각 필드의 표시방전 유지펄스 개수는 field1부터 field4 까지 각각 2^6 , 2^7 , 2^8 , 2^9 개로 설정하였다.

field 1의 방전 휘도를 휘도계로 측정한 결과 패널의 특성에 따라 다르겠지만 본 실험에 사용된 실험용 패널에서는 $28[cd/m^2]$ 로 측정되었다. 이를 기본으로 각 필드의 휘도의 증가 비율이 2배수 이어야 하나 실제로 측정된 휘도는 표시방전 유지펄스의 개수가 증가함에 따라 더 낮은 비율의 증가를 보였다. 이는 기본적으로 초기화 방전 시 발생되는 광에 의한 영향과 패널의 특성에 기인하는 것으로 보여 지며 이 같은 현상을 없애기 위해서

는 표시방전 유지펄스의 개수를 조절하여 적절한 계조레벨의 비율을 패널에 맞게 재설정하여야만 한다.




그림 4. Sub-field의 표시방전 유지펄스의 개수에 따른 휘도의 측정


Fig. 4. brightness according to sustain number of Sub-field

그림 5의 (a)는 data 펄스폭이 $4\mu s$, 표시방전 유지펄스 폭이 $4\mu s$ 일 경우 모든 화소가 안정적인 표시방전을 하는 최소의 표시방전 유지펄스 전압을 인가한 경우이다. (b)는 안정적인 표시방전 이후에 표시방전 유지펄스 전압을 계속 증가시켜 과전압에 의한 자기 소거 방전을 유도한 경우이다. (a)와 (b)의 전류의 형태를 보면 모두 방전이 끝난 이후에도 전류가 지속되는 것을 볼 수 있는데 이 전류는 방전이후 벽전하 축적에 의한 전류로 추정할 수 있다. (b)에서는 높은 펄스 전압으로 인한 과도한 방전 이후 방전이 감소된 것을 볼 수 있다. 실제 패널 면에서도 불안정한 방전이 측정되었다.

이것은 다음과 같이 추정할 수 있다. 과방전으로 인해 생성된 많은 양의 공간전하들이 방전이후 펄스전압에 의해 벽전하로 축적되어진다. 이후 펄스전압이 제거되면 높은 벽전하로 인해 스스로 방전이 되는 자기 소거 방전이 발생 되어진다. 따라서 벽전하량이 감소되면서 다음 펄스전압 인가시 방전이 불안정 해지는 것이다[6].


그림 6의 (a)는 어드레스 펄스폭을 $4\mu s$ 로 고정 후 표시방전 유지펄스 폭을 $1\mu s - 4\mu s$ 까지 $0.5\mu s$ 단위로 변화 시키면서 그 때의 표시방전 전압마진을 측정한 그래프이다. 전압의 마진을 측정하기 위해 표시방전의 유지 상태를 육안으로 보고 평가를 하였다. 방전 최소전압-그림 5의 (a)상태 (min) 눈 전압을 서서히 증가시켜 패널 중 어드레스 방전이 발생된 모든 셀들이 안정된 표시방전을 유지하는 최소의 전압으로 설정하였으며 방전 최대전

압-그림 5의 (b)상태 (max)는 표시방전유지 전압에서 전압을 계속 증가시켜 과방전에 의한 자기소거 방전으로 벽전하가 일부 소실되어 방전이 불안정해지기 직전의 전압으로 설정하였다. 이때의 최대전압과 최소전압의 차이가 표시방전유지 전압의 동작마진이 된다.



(a) 안정된 표시방전 유지시

(a) A sustain discharge hold to be stabilized



(b) 과방전에 의한 벽전하 소거

(b) A wall charge elimination by the Excessive discharge

그림 5. 표시방전 유지펄스 전압에 따른 방전의 변화


Fig. 5. The Variation of Discharge according to Sustain Pulse Voltage

최대 방전전압은 표시방전 유지펄스 폭이 좁아짐에 따라 전압이 낮아지는 것을 볼 수 있다. 이는 벽전하 보다 방전직후 생성된 공간전하가 자기소거 방전에 더 큰 영향을 주기 때문이다[6]. 따라서 펄스의 폭이 좁을수록 방전 공간내부에 더 많


은 공간전하가 존재하므로 최대 방전전압은 더 낮아진다는 것을 알 수 있다. 그러나 펄스폭이 $1.5\mu s$ 까지는 이 같은 현상이 측정되어지나 펄스폭이 더 좁은 $1\mu s$ 인 경우는 오히려 방전 전압이 더 높게 측정이 되었다. 이것은 펄스의 폭이 좁아지면 벽전하의 축적은 충분하지 않으나 방전공간내의 풍부한 공간전하의 영향으로 표시방전이 유지되는 것으로 추정되어진다.

최소 방전전압역시 최대전압과 비슷한 결과를 보여 주는데 펄스폭이 $1.5\mu s$ 이전의 방전개시전압이 높게 측정되는 것으로 보아 펄스폭이 $1.5\mu s$ 보다 좁은 폭에서는 충분한 벽전하 축적이 어려워 방전에 도움을 주지 못한다는 것을 알 수 있다.

그림 6의 (b)는 표시방전 유지펄스 폭에 따른 평균휘도의 값을 측정한 그래프이다. 그림에서와 같이 표시방전 유지펄스 폭이 $4\mu s$ 인 경우 가장 밝은 휘도가 측정되었으며 $1.5\mu s$ 의 경우 가장 낮은 휘도가 측정되었다. 그 외의 다른 펄스폭에서는 휘도의 차이가 미미한 정도로 측정되었다. 이상의 실험에서 충분한 동작마진을 고려한다면, 표시방전유지 펄스의 폭은 $2\mu s$ 까지 감소시킬 수 있으며 $2\mu s$ 에서 185.6V, $2.5\mu s$ 에서 192V, $3\mu s$ 에서 194V, $3.5\mu s$ 와 $4\mu s$ 에서 197V로 각 펄스의 폭에 따라 전압을 가변시켜 주면 평균적으로 310[cd/m²]로 펄스폭에 따른 휘도의 차이가 거의 없는 안정적인 표시방전이 가능하며 동작마진은 25V 정도로 측정되었다.



(a) 표시방전유지 전압 마진
(a) The operation margin of Sustain voltage




(b) 평균휘도의 측정
(b) The measurement of an average brightness

그림 6. 표시방전유지 펄스폭 변화에 따른 전압마진과 휘도의 측정


Fig 6. The operation margin and brightness by change of sustain pulse width

그림 7은 표시방전 유지펄스폭을 $4\mu s$ 로 설정하고 안정된 표시방전이 일어나는 전압조건으로 어드레스 펄스폭을 $1\mu s - 4\mu s$ 까지 $0.5\mu s$ 단위로 증가시키면서 그때의 어드레스 동작 마진과 표시방전의 휘도를 측정한 그래프이다. 이 실험에서도 표시방전 유지전압의 마진측정과 비슷하게 펄스폭이 좁아질수록 최대 전압이 낮아지는 특성을 보였다. 그러나 과전압으로 인한 어드레스 방전이 표시발광에 미치는 영향이 너무나 미세하여 육안으로 식별하기에는 무리가 있었다. 그래서 어드레스 최대전압은 어드레스 전압을 증가시켜 어드레스 방전이 발생되지 말아야 할 화소의 광을 측정하여 어드레스 오방전이 발생되기 직전의 전압으로 설정하였다.

어드레스 최소방전 전압은 어드레스 전압을 인가하여 어드레스 방전으로 생성된 벽전하의 영향으로 표시방전이 유지되는 최소의 전압으로 설정하였다. (a)는 어드레스 전압의 마진을 측정한 결과로써 펄스폭이 $1.5\mu s$ 이상인 경우 동작마진이 35V정도로 거의 일정하게 측정되었다. 그러나 $1.5\mu s$ 보다 좁은 어드레스 펄스에서는 방전개시전압이 60%정도 상승하였으며 방전 마진 또한 절반수준으로 떨어졌다.



(a) 어드레스 전압 마진
(a) The Operation margin of address voltage



(b) 평균화도의 측정
(b) The measurement of an average brightness

그림 7. 어드레스 펄스폭 변화에 따른 전압마진과 휴드의 측정

Fig. 7. The Operation margin and brightness by change of address pulse width

(b)는 각 어드레스 펄스폭에 따른 최소전압 인가시 표시방전의 광출력을 측정한 결과이다. 펄스폭이 $1.5\mu s$ 를 기준으로 넓어지는 경우 표시방전 유지펄스가 1024개에서 평균적으로 $320[cd/m^2]$ 의 휴드로 거의 동일하였으며 그보다 좁은 경우 휴드는 $100[cd/m^2]$ 이상 감소하였다. 이러한 결과는 안정적인 표시방전에 도움을 줄 수 있는 어드레스 벽전하 축적시간은 최소 $1.5\mu s$ 이상이 되어야 한다는 것을 말해주며 그때의 어드레스 전압은 $100V - 135V$ 사이로 방전마진이 $35V$ 정도가 된다.

그림 8은 안정적인 표시방전조건을 만족하는 어드레스 펄스폭 조건인 $3\mu s$ 를 적용하여 표시방전 유지펄스 폭을 $1\mu s - 4\mu s$ 로 변화시켜 가면서 각 경우의 어드레스 전압의 동작마진을 측정한 그래프이다. 좁은 펄스폭으로 벽전하의 축적이 어려운

펄스폭인 $1.5\mu s$ 이하를 제외하면 펄스폭 $4\mu s$ 까지 거의 모든 범위 내에서 어드레스 동작전압 마진이 일정한 것을 볼 수 있다. 이것은 어드레스 방전으로 최소한의 벽전하만 형성시켜 준다면 안정적인 표시방전을 얻을 수 있다는 사실을 말해준다.




그림 8. 표시방전유지 펄스폭에 의한 어드레스 동작마진

Fig. 8. The Operation margin of address voltage by change of sustain pulse width

4. HDTV를 위한 PDP 구동조건

HDTV급의 PDP를 구동하기 위한 각 sub-field의 초기화 기간은 실험조건에 따라 다르나 본 실험에서는 $100\mu s$ 를 할당하였다. 각 서브필드의 어드레스 기간에 할당되는 시간은 수평 주사선수인 1080에 어드레스 펄스폭을 곱해주면 된다. 따라서 표시방전 유지기간에 부여되는 시간은 1 TV-field의 시간에서 초기화와 어드레스 기간의 시간을 sub-field의 개수로 곱해서 빼준 다음 표시방전 유지펄스의 폭으로 나누어 주면 된다. HDTV에서 각 펄스폭과 Sub-field의 개수에 따른 표시방전유지 펄스 개수를 다음과 같은 (1)의 계산식으로 나타낼 수 있다.

$$\frac{16600[\mu s] - (T_{reset}[\mu s] + 1080 * T_{ad}[\mu s])N_{sf}}{T_{sus}[\mu s]} \text{ 개(1)}$$

$16600\mu s$ 는 1TV-field가 갖는 시간이며 T_{reset} 은 초기화에 필요한 시간이다. T_{ad} 는 어드레스 펄스폭이며 T_{sus} 는 표시방전유지 펄스폭이다. N_{sf} 는 서브필드의 개수를 나타낸다. 펄스의 폭과 1Time-field의 시간은 모두 $10^{-6}\text{초}[\mu s]$ 로 통일 시켜 주었다. 본 연구의 결과로 제시된 어드레스 및 표시방전 유지

펄스의 폴스폭을 식 (1)에 적용하여 각 sub-field의 개수에 따른 표시방전 유지펄스의 개수를 비교하면 다음과 같다.

어드레스 폴스폭	sub-field 개수	표시방전 유지펄스의 개수 (표시방전 유지펄스폭 : $2\mu s$)
$1.5\mu s$	8	1420 개
	9	560 개
	10	-300 개
$1\mu s$	8	3580 개
	9	2990 개
	10	2400 개
	11	1810 개
	12	1220 개

표 1. 어드레스 폴스폭과 sub-field의 개수에 따른 표시방전 유지펄스의 수

Table 1. The number of Sustain pulse according to the number of the sub-field and the Address pulse width.

어드레스의 폴스폭 $1.5\mu s$, 표시방전 유지펄스폭이 $2\mu s$, Sub-field의 개수가 8개인 경우 표시방전 유지 펄스를 1420개 사용할 수 있다. 본 연구의 실험 결과에서 1024개의 표시방전 시 휘도값이 310[cd/m²]이었으므로 이론적으로 430[cd/m²]의 휘도를 얻을 수 있다. 따라서 8개의 Sub-field를 가지는 HDTV수준의 PDP 구동이 가능하다.

그러나 HDTV에서 실제와 같은 화질의 영상표현을 위해서는 8bit가 아닌 12bit이상의 계조단계가 필요하다[7]. 또한 HDTV급의 PDP 구현을 위해서는 계조표현 이외의 동화상 화질향상을 위한 sub-field를 부수적으로 추가시켜야만 한다. 한편 10bit의 sub-field를 화상처리하면 12bit의 계조단계로 표현할 수 있다. 따라서 HDTV급 PDP의 1TV-field는 계조를 위한 sub-field에 동화상 보정을 위한 sub-field를 추가하여 최소 12개의 sub-field를 구동시켜야만 한다.

실험의 결과로 얻어진 폴스폭 $1.5\mu s$ 의 어드레스에서는 하나의 TV-field에 10개 이상의 sub-field를 적용시키기가 어렵다. 따라서 어드레스의 폴스폭을 더 좁혀야만 한다. 어드레스 폴스폭이 $1\mu s$ 인 경우는 sub-field 수가 12개가 되어도 표시 방전 유지펄스를 1220개 사용할 수 있으므로 HDTV급의 충분한 구동 폴스 조건이 된다. 그러므로 패널 특성을 개선하여 $1\mu s$ - $1.5\mu s$ 의 어드레스가 가능하다면 12개의 sub-field를 갖는 HDTV급 PDP 구동이 가능하다.

5. 결 론

본 연구에서는 실험을 통하여 3전극 면방전 AC PDP에 현재 가장 널리 사용되는 상용의 ADS 구동방식을 적용하여 최소의 어드레스와 표시방전 유지펄스폭으로 휘도의 저감이 없는 안정적인 표시방전유지의 조건을 실험적으로 도출하였다. 어드레스 폴스의 폭이 $1.5\mu s$ 이상만 되면 표시 방전을 위한 벽전하 축적에 문제가 없으며 이때의 동작전압은 100V - 135V 사이로 35V의 마진을 갖는다. 한편 표시방전 유지펄스의 폭은 $2\mu s$ 이상되어야 하며 이때의 방전안정 최대 전압은 $2\mu s$ 이상에서 대략 190V로 25V의 마진을 갖는다. 이 결과를 이용하면 수평 주사선수가 1080라인 이면서 8개의 sub-field를 가지는 HDTV급의 PDP 구동시 표시방전 유지펄스의 개수를 1420개 사용할 수 있다.

향후 패널특성을 향상시켜 어드레스 폴스폭을 더욱 좁게 가져갈 수 있으면 12bit의 HDTV급 PDP 구동이 가능할 것이다.

참 고 문 헌

- [1] Tadatsugu Hirose, Kyoji Kariya, "Present Status and Future Prospect of Technological Development on Color PDPs", IDW'99, pp.11-14, 1999
- [2] T. Kishi, et al., "A New Driving Technology for PDPs with Cost Effective Sustain Circuit", SID Digest of Tech. Papers, pp.1236-1239, 2001
- [3] S. Kanggu, et. al., "A 31-in.-Diagonal Full-Color Surface-Discharge ac Plasma Display Panel", Digest of SID'92, pp.713-716, 1992
- [4] K. Yoshikawa, et. al., "A Full Color AC Plasma Display with 256 Gray Scale", JAPAN DISPLAY'92, pp.605-608, 1992
- [5] Jeongduk Ryeom, "A Study on the Discharge Characteristics of High Speed Addressing for the HDTV Class Plasma Display", J of KIEE, Vol.15, No.1, pp.13-21, 2001.1
- [6] Jeongduk Ryeom, "A Study on the Characteristics of Reset Discharge in the ADS Driving Method for the PDPs", J of KIEE, Vol.17, No.2, pp.17-22, 2003.3
- [7] Taiidiro Kurita, "Desirable Performance and Progress of PDP and LCD Television Displays on Image Quality", Digest of SID'03, pp.776-779, 2003