

## VMS(Variable Message Signboard)의 서브 컨트롤부 설계

신재홍<sup>1</sup>, 이상철<sup>2</sup>, 문성창<sup>3</sup>  
동서울대학<sup>1</sup>, 전력연구원<sup>2,3</sup>

### Design of Sub Control Part for VMS(Variable Message Signboard)

Jae-Heung Shin<sup>1</sup>, Sang-Cheol Lee<sup>2</sup>, Sung-Chang Moon<sup>3</sup>  
Dong Seoul College<sup>1</sup>, Korea Electric Power Research Institute<sup>2,3</sup>

**Abstract** - Previously, in order to send information from the local controller to the display board, the hardware or software had to be handled and run through 3-phases, which include the PC-card or PC-add Board, I/F card and Sub board. This study will attempt to design a board that handles information by connecting the USB port of the PC directly to the Sub board. In addition, an MPU will be attached to the previously complex hardware circuit to design a software drive engine module, which allows for the development of new products by modifying only the software engine and not the hardware.

### 1. 서 론

자동차 보급은 매우 빠른 속도로 증가하고 있지만 도로교통망의 체계화 및 확충이 원활하게 이루어지지 못하여 도심 및 고속도로 곳곳에서 매일 심각한 교통체증이 발생하고 있는 것이 우리나라의 현실이다. 한정된 도로자원과 엄청난 물동량을 효율적으로 처리하는 방안 중의 하나는 지능형 교통 시스템(ITS : Intelligent Transport System)을 적용한 도로를 구축하는 것이다.

지능형 교통 시스템은 정보를 수집하는 시스템, 수집된 정보를 분석·처리하는 시스템, 그리고 가공된 정보를 실수요자인 운전자에게 제공하는 시스템으로 나누어 진다. 이 가운데 정보 제공 시스템은 주로 가변형 교통 표지판(VMS : Variable Message Signboard)을 사용한다. 가변형 교통 표지판은 교통정보를 제공하는 주 시스템과의 인터페이스를 수행하고 현장의 가변형 교통 표지판 시스템을 관리하는 현장제어기부와 실제 표출 소자인 LED(Light Emitting Diode)를 구동하는 드라이브부, 그리고 현장제어기부의 표출정보를 드라이브부에 적합한 데이터로 변환하여 적절히 분배하여 주는 서브 컨트롤(sub control)부 등으로 구성된다.

오늘날 가변형 교통 표지판에 표출 데이터 량이 급격히 증가하고 있으며 기존의 PC-card 또는 PC-add board와 I/F card 및 서브 보드(sub board)의 3단계로 구성되는 시스템의 복잡성을 간소화하고, 장애발생의 최소화 및 장애발생시 유지보수를 용이하게 하고, 기존의 시리얼 인터페이스 방식이 갖는 데이터 전송 속도의 제한을 극복하는 시스템 개발 필요성이 대두되고 있다.

본 논문에서는 처리속도의 제한을 극복하기 위해

USB를 이용한 인터페이스 구현, 사양의 변경에 따라 하드웨어를 다시 개발해야 하는 문제점을 해결하기 위해 소프트웨어 엔진을 개발하고, CPLD(Complex Programmable Logic Device)를 이용하여 고속 메모리 스캔부 구현하는 서브 컨트롤부를 개발한다.

### 2. 서브 컨트롤 보드의 전체 구성

서브 컨트롤 보드(sub control board)는 두 가지 방식으로 구성된다. 첫 번째 방식은 현장제어기로 주로 사용되는 PC 내부에 PCI나 ISA 버스를 통하여 현장제어기 내부에 장착되는 방식이다. 이 방식은 드라이브부와 연결하기 위한 커넥터와 케이블이 주요한 장애의 요인으로 작용하고, 또한 서브 컨트롤 보드의 유지보수를 위해서는 현장제어기를 분해해야 하는 어려움이 있다. 두 번째 방식은 현장제어기와 RS232C/RS422 또는 USB로 연결되어 현장제어기와는 별도로 외부에 장착되는 방식이다. 이 방식은 가변형 교통 표지판에 표출할 데이터가 많은 경우, 통신속도 문제가 발생되는 극히 예외적인 경우를 제외하고 드라이브부와 연결이나 유지보수 측면에서 훨씬 편리하다.




그림 1. 서브 컨트롤 보드의 구성 방식

기존의 서브 컨트롤 보드는 일반 TTL 로직을 사용하여 구성되어 있어, 드라이브부의 인터페이스 사양이 조금이라도 변경되면 다시 만들거나, 많은 점퍼 라인을 사용해야 하고, 많은 IC들로 구성되어 있기 때문에 장애 발생시 장애위치를 추적하는데 많은 시간이 소요되고, 공간을 많이 차지하는 불편함이 있다.

드라이브부의 인터페이스 사양의 변경에 대하여 능동적으로 대처할 수 있도록 기존의 하드웨어 로직으로 구성된 회로를 원칩 마이크로프로세서(one-chip microprocessor)를 이용한 소프트웨어 엔진으로 대체하고, 드라이브부와의 연결부를 일반적인 용도(general

purpose)의 입출력 사양으로 설계하여, 인터페이스 사양이 변경될 때, 하드웨어를 변경하지 않고 소프트웨어 엔진의 설정으로 처리할 수 있도록 구현한다. 또한, 소프트웨어 엔진으로 구현이 어려운 그레이드 처리가 필요한 비디오 정보의 표출은 CPLD를 사용하여 고속 메모리 스캔부를 구현한다.

### 3. 소프트웨어 엔진의 구성 및 구현

소프트웨어 엔진을 구동하기 위해 필요한 CPU로써 기존의 Intel8051을 개선하여 머신 사이클(machine cycle)을 1/3로 줄여 같은 시스템 클럭에서 3배의 속도를 가지며, 33Mhz까지 구동 가능한 DS80C320을 사용하였다. 이것은 소프트웨어로 구현된 하드웨어 로직이 신호들 사이에 충분한 여유를 갖도록 하여 실제 하드웨어에서 타이밍에 의한 오류를 방지하고, 소프트웨어로 구현할 때, 제약을 줄이기 위하여 고속 CPU를 사용하였다. DS80C320은 원칩 마이크로프로세서이기 때문에 어드레스 래치를 위해 IC를 하나 더 사용하여 그림 2와 같은 회로로 구현된다.




그림 2. 소프트웨어 엔진 회로

소프트웨어 엔진을 탑재하기 위해 외부 EPROM 27256를 사용하여 32K 바이트의 코드 메모리(code memory)를 설정하고, 내부 데이터 저장 및 처리 버퍼를 위해 SRAM 62256을 사용하여 32K 바이트의 데이터 메모리(data memory)를 구성하였다.

전체 구성에서 드라이브부로의 데이터 및 제어 신호를 구성하기 위한 로직 구성부가 없고, 데이터 스캐닝에 필요한 어드레스를 구성하기 위한 카운터 회로가 없는 것은 소프트웨어 엔진, 즉, CPU에 의해 처리되기 때문이다.

DS80C320은 시리얼 통신을 위한 UART 기능이 내장되어 있어 현장제어기와의 데이터 통신에는 문제가 없지만, 고속의 데이터 송·수신이 필요할 경우 한계가 있다. 따라서 선택적으로 USB를 사용할 수 있도록 아래의 회로를 추가할 수 있도록 구현하였다. USB 포트를 추가하여 구현된 회로는 그림 3과 같다.




그림 3. USB port를 추가하여 설계한 회로도

위의 회로에서 사용한 칩은 USB1.1(12M)를 지원하는 NetChip사의 Net2890을 사용하였다. USB포트를 사용할 때, 현장제어기(USB host)와의 인터페이스를 구현하기 위해서는 소프트웨어 모듈이 추가되어야 한다.

### 4. CPLD 구성

그레이드가 사용된 비디오 타입의 데이터를 표출하기 위해서는 기본적인 데이터 소스(source) 자체가 256 그레이드로 구현되어야 하고, 하나의 도트(dot)에 대하여 1 바이트를 사용해야 하므로 8배의 데이터를 저장처리 해야 한다. 이러한 문제는 CPU의 클럭을 높여서 해결할 수 있지만, 저장된 데이터를 드라이브부로 보낼 때는 8비트를 해석하여 최소 256배의 속도로 스캐닝해야 하는 문제가 있기 때문에 CPU의 클럭을 높이는 것으로 해결하는 것은 불가능하다. 드라이브부에 8비트를 해석하여 256개의 펄스(pulse)로 변환하는 로직이 구성되어 있다면, 8배로 속도가 증가시키면 되지만 그렇지 않은 경우는 CPLD로 로직을 구현해야만 한다. CPU가 256배 이상의 처리 속도를 가진다고 가정해도 비디오 데이터는 지속적으로 스캐닝되지 않으면 화면이 부드럽게 표현되지 않고 색도 제대로 표현될 수 없다.

CPU는 내부 코드를 처리하면서 현장제어기로부터의 데이터 전송도 처리해야하므로 지속적인 스캐닝은 어렵다. 따라서 그레이드 데이터의 처리를 위해서는 아래에서 설명하는 CPLD 로직이 추가되어야만 적절하게 동작 할 수 있다.

CPLD의 전체 구성은 그림 4와 같다.




그림 4. CPLD의 전체 구성도

그림 4는 기존의 회로에 ALTERA의 CPLD 칩인 MAX7128를 추가하였고, 이 칩과 CPU의 인터페이스, 표출 그레이드 데이터 RAM과의 인터페이스를 위하여 회로를 수정하였다.

구성도를 보면 크게 3가지로 구성 되어 있다. CPU DS80C320, CPLD MAX7128, 뱅크(BANK) 메모리로 구성 되어 있다.

CPU는 복잡한 모듈 디스플레이 제어에 관여하여 않고 데이터 메모리로부터 데이터를 READ하여 뱅크 메모리에 WRITE하는 역할과 데이터 산술연산을 한다.

CPLD는 CPU로부터 새로운 데이터가 준비되었다는 신호를 받으면, 현재 스캔하고 있는 뱅크 메모리의 데이터를 끝까지 스캔 한 후, CPU가 새로 전달한 뱅크 메모리에 저장된 데이터를 READ하여 드라이브부에 필요한 제어신호인 CLK, LATCH, OE, ADDRESS, DATA를 만들어 스캔을 시작한다.

CPLD의 스캔(뱅크 메모리의 데이터를 READ하는 동작)은 별도의 뱅크 메모리를 사용하지 않기 때문에 WRITE하는 동작과 동시에 이루어 질 수 없다, 즉, SRAM에서 동시에 READ와 WRITE 동작 할 수 없다. 이 문제를 해결하기 위해 CPU가 RAM을 액세스하지 않는 동안, CPLD의 스캔 회로가 동작하도록 구성하였고, CPU가 ROM으로부터 실행 코드를 가져오는 머신 사이클, 외부 메모리 접근을 위해 하위 어드레스부를 래치하는(DS80C320은 데이터 버스를 어드레스의 하위부와 같이 사용하도록 디자인되어 있다.) 머신 사이클 동안에 처리를 하도록 구현하였다.

#### 4.1 CPLD 신호 생성회로

CLK 클럭을 가공하여 MODULE CLK, OE, LATCH 신호를 만들어낸다. ALE와 CHANGE 신호를 이용하여 RAM READ에 필요한 ADR\_CLK를 만들고, CLEAR은 초기화 신호이다. 또한, OVER는 1 라인의 끝을 나타내는 신호이다.

ADR\_CLK은 출력 핀으로 RAM READ 클럭이고, M\_CLK은 모듈 CLK, MODULE\_OE는 모듈 OUT ENABLE 신호를 각각 나타내며, LATCH는 모듈 래치 신호를 나타낸다.




그림 5. CPLD 신호 생성회로

그림 6은 위의 그림 5의 OE\_LAT의 내부 구현회로를

나타낸 것이다.




그림 6. OE\_LAT의 내부회로

그림 7은 ADR\_CLK와 MODULE\_CLK의 파형도를 나타낸 것이다.




그림 7. ADR\_CLK와 MODULE\_CLK의 파형도

ADR\_CLK에서 읽어 들인 RED, GREEN 데이터인 1 바이트를 비트 단위로 가공하여 모듈 클럭과 함께 내보낸다.

그림 8은 MODULE\_OE와 LATCH의 파형을 나타낸 것이다.




그림 8. MODULE\_OE와 LATCH의 파형

#### 5. 서브 컨트롤 보드 개발 결과

앞에서의 구현 회로를 이용하여 서브 컨트롤 보드를 제작하였다. 아래 그림 9는 기존에 사용하던 보드이고 그림 10은 이번 연구를 통하여 개발된 보드이다.

그림 10에서 볼 수 있는 것처럼 새로 개발된 보드는 기존의 Board에 비하여 칩의 수가 많이 줄어든 관계로 보드 자체의 안정성이 크게 향상되었으며, 유지보수의 편리성이 크게 향상되었다. 또한, 소프트웨어 엔진을 사용하여 시스템의 사양 변화에도 유연하게 대처할 수 있게 되었다.




그림 9. 기존의 보드




그림 10. 새로 개발된 보드

## 6. 결 론

지능형 교통 시스템의 교통정보 전달을 위한 장치로써의 가변형 교통 표지판의 역할은 더욱더 확장되어 가고 있는 추세이다. 또한, 이전의 단순한 문구와 일반적인 교통안내문의 전송에서 이제는 각종 그래픽을 사용한 보다 세밀하고 구체적인 교통안내 문구를 표출하고 있다. 가변형 교통 표지판은 이전의 참고를 위한 시스템에서 필수적인 시스템으로 변화되어 가고 있기 때문에 시스템의 안정성과 고품질화가 절실히 요구되고 있다..

이전에는 50mm 픽셀을 사용하여 정보를 표출하였으나, 이제는 30mm, 25mm 픽셀을 사용하고 있고, 최근에는 보다 더 정밀한 해상도를 가지는 16×16, 16×8 등으로 모듈화된 240mm, 300mm 모듈이 사용되고 있는 추세이다.

본 논문에서는 처리속도의 제한을 극복하기 위한 USB를 이용한 인터페이스 구현, 사양의 변경에 따라 하드웨어를 다시 개발해야 하는 문제점을 해결하기 위한 소프트웨어 엔진 개발, CPLD를 이용하여 고속 메모리 스캔부 구현을 통하여 서브 컨트롤부를 개발하였다.

### [참 고 문 헌]

- [1] 박상철, 이승무, 강무성, “Level Up OrCAD,” 성안당, 2001.
- [2] 조용범, 김종오, 김훈학, 이승한, “실무와 예제를 중심으로 한 OrCAD,” 북두출판사, 2002.
- [3] NetChip Manual, “NET2888 Evaluation Kit,” <http://www.netchip.com/product/2890eb.html>, 2001.
- [4] 이승호, 박용수, 박군종, 이주현, “ALTERA MAX+II

를 사용한 디지털 논리회로 설계의 기초와 활용,” 북두출판사, 1999.

- [5] 편집부, “화상처리 회로기술의 모든 것,” 도서출판 세운, 1988.
- [6] NetChip, “NET2890 Programming Flowchart,” NetChip Technology, Inc., 1999.
- [7] ALTERA, “MAX7000 Programmable Logic Device Family Data Sheet,” ALTERA, 2001