Proceedings of the KIEE Conference (대한전기학회:학술대회논문집)
- 2004.10a
- /
- Pages.188-192
- /
- 2004
A Design of PFC Circuit for Reducing the Harmonic in Constant Voltage-fed Electronic Ballast Circuit
정전압형 전자석 안정기 회로의 고조파 저감을 위한 PFC회로의 설계
- Kang, T.K. (Kyungnam University) ;
- Koh, K.H. (Kyungnam University) ;
- Song, J.H. (SEJONG TECH) ;
-
Lee, H.W.
(Kyungnam University)
- Published : 2004.10.15
Abstract
이 논문에서 정 전압형 PFC 전자식 안정기에 대하여 제안하였다. 제안하는 PFC 전자식 안정기는 고효율 승압형 컨버터와 기존의 하프브리지 인버터를 조합한 것이다. 제안된 PFC 전자식 안정기는 전압 분압기와 소프트 스위칭 기술을 사용하여 입력전류의 왜형과 입력전류의 고조파가 감소됨을 증명하였다. 형광램프에 대한 시뮬레이션결과는 이론적인 분석과 일치함을 나타내었다.
Keywords