Architecture of RETE Network Hardware Accelorator for Real-Time Context-Aware System

실시간 상황 인식 시스템을 위한 RETE 네트워크 하드웨어 가속기의 구조

  • 이승욱 (성균관대학교 정보통신공학부) ;
  • 김종태 (성균관대학교 정보통신공학부) ;
  • 이건명 (충북대학교 전기전자컴퓨터공학부) ;
  • 이지형 (성균관대학교 정보통신공학부) ;
  • 전재욱 (성균관대학교 정보통신공학부)
  • Published : 2004.10.01

Abstract

지능 홈-케어 시스템 또는 외부 통신 채널의 환경 인식이 가능한 모바일 통신기기와 같은 상황 인식 시스템이 외부 상태를 감지하여 현재 상창을 인식하고 대처하기 위해서는 수 백개 이상의 규칙들을 이용한 추론을 필요로 한다. 이들 규칙들의 효과적인 추론을 위해서는 룰-베이스 시스템에 기반을 둔 추론 기법을 적용시킬 수 있다 이 룰-베이스 시스템의 추론 규칙의 매칭을 위해서 RETE 알고리즘이 사용되어 왔다. 하지만 RETE 알고리즘은 그 특성상 Von Neumann 구조의 컴퓨터 시스템에서는 규칙의 증가에 따른 그 성능의 저하가 필연적이다. 본 논문에서는 RETE 네트워크를 이용한 추론을 효과적으로 수행할 수 있는 RETE 네트워크 하드웨어 가속기의 구조에 대해서 논한다. 이 RETE 네트워크 하드웨어 가속기은 Von Neumann의 구조적 제약점을 병렬처리 구조를 사용하여 제거하였다.

Keywords