

PDP 새시 자동 시각 검사 시스템 구현

신은석⁰ 한광수 최준수

국민대학교 컴퓨터학부

stone78s@orgio.net, kshahn@kookmin.ac.kr, jschoi@kookmin.ac.kr

Automated Visual Inspection System of PDP Chassis

Eunseok Shin⁰, Kwang-Soo Hahn, Joonsoo Choi

School of Computer Science, Kookmin University

요 약

PDP 새시는 우리나라의 핵심 제품중의 하나인 PDP의 부품으로 특정 공장에서 한 달에 수만 개 이상을 생산하고 있다. 새시에 포함된 홀, 탭홀, 스테드, 리벳의 유무를 검사하는데 모든 제품에 대한 전수검사가 요구되고 있다. 본 연구에서는 컴퓨터 비전 기술을 이용한 PDP 새시 자동 시각 검사 시스템을 설계 구현하였고 이를 산업체에서 적용한 결과 신속하고 정확한 100% 검사가 가능함을 보였다.

1. 서 론

대량생산 시스템에서 제품 검사는 매우 중요한 공정 단계 중의 하나이다. 제품의 신뢰성을 높이기 위하여 모든 부품과 완제품에 대한 100% 검사도 종종 요구된다. 시각검사는 비접촉, 비파괴 방식의 검사로 현재 대부분 사람의 육안에 의존한다. 그러나 검사대상 패턴이 점점 작아지고 복잡해지는 분야에서의 사람에 의한 시각검사는 한계가 있다.

전자산업 분야에서는 전자 제품들의 설계와 제조기술의 혁신적인 발전으로 인하여 신제품 개발주기가 짧아지고 제품의 복잡도도 계속 증가하고 있다. 이러한 제조공정의 발전은 현재의 제품검사를 한층 어렵게 만들어 많은 전자 산업체들이 컴퓨터를 이용한 자동시각검사 방법을 모색하고 있다.

컴퓨터를 이용한 자동 시각 검사는 사람을 지루하고 단순 반복적인 작업에서 해방시키고 노동력 및 인건비를 절감하며 검사결과를 통계처리 및 경영 결정에 쉽게 이용할 수 있는 등의 많은 이점이 있다[1, 2]. 본 연구에서는 PDP 부품의 일부인 새시를 자동으로 검사하는 시각검사 시스템을 설계하고 구현하였다.

2. PDP 새시 자동 시각 검사 시스템 설계


2.1 시스템 요구사항

검사대상 PDP 새시는 42인치와 32인치와 있고 각 크기별로 다양한 유형이 있으므로 유형별 학습이 가능해야 한다. 검사해야 할 패턴으로는 [그림1]과 같이 홀,

탭홀, 스테드(STUD), 리벳(Rivet) 4종류가 있으며 최소 크기가 2mm이며 한 제품에 최대 150개 정도가 포함될 수 있다. 하루에 1000개 정도 제품을 검사해야 하므로 한 개의 제품 검사에 소요되는 시간은 30초 이내 이어야 한다. 검사된 모든 영상과 결과자료는 데이터 베이스에 저장된다.


2.2 시스템 구조

검사에 소요되는 시간과 검사의 정확성을 위해 CCD 카메라 10대로 컨베이어를 이용하여 제품을 이동시키며 여러 단계에 걸쳐 전체 제품의 영상을 획득하였다. 컨베이어에 의해 검사할 대상이 카메라가 영상을 획득할 수 있는 위치에 이동되면 감지센서가 컴퓨터로 신호를 보내고 한번에 10대의 카메라에서 영상을 획득하고 다음 단계 검사영역 위치로 컨베이어가 움직이는 2~3초 동안 획득한 영상을 분석한다. 이 과정을 학습 시 설정된 단계만큼 반복한다. 카메라 위치는 [그림 2]와 같으며 좌우상하 이동과 각도조절이 가능하다. 한 제품의 검사 과정은 [그림 3]과 같다.



[그림 1] 검사 대상 홀(a), 탭홀(b), 스테드(c), 리벳(d)

[그림 2] 카메라 위치




[그림 3] 검사 과정

3. PDP 새시 자동 시각 검사 시스템 구현

PDP 새시 자동 시각 검사 시스템은 학습 과정과 검사 과정으로 구성되었다. 학습 과정에서는 검사 대상 패턴의 위치와 속성을 학습하여 저장한다. 학습 과정은 모든 검사 대상 제품에 대해 행해진다. 검사 과정에서는 컨베이어에 이송되는 검사 대상의 영상을 입력 받아 검사 할 패턴이 있는 부분만 영상을 추출하고 그 영상에 대한 히스토그램을 분석하여 바이너리 영상으로 변화시킨 후 이미 학습되어 컴퓨터에 저장 되어 있는 특징 값과 비교하여 홀과 탭홀, 스테드, 리벳의 유무를 판별한다. 구현된 영상처리 및 검사 시스템 구조는 [그림 4]와 같다.

3.1 영상입력 및 전처리

검사 대상 제품의 검사할 영역을 CCD 카메라를 이



용하여 컴퓨터로 입력한다. 입력된 영상은 학습 과정에서 저장된 기준 영상에 대해 위치가 보정된다.

[그림 4] 영상처리 및 검사 시스템 구조


3.2 검사영역 추출

위치 보정된 전체 이미지에서 검사할 부분만 따로 추출하여 [그림 5]와 같이 부분 영상을 컴퓨터 메모리에 저장하고 부분 이미지를 영상 처리하여 형상(Feature)의 유무를 판별하게 된다.


3.3 히스토그램 분석

히스토그램 분석은 검사하려는 특정부분(홀, 탭홀, 스테드, 리벳)과 그 외의 배경 부분을 구별하는 과정이다. 배경이 되는 부분의 픽셀과 검사 부분의 픽셀 명암이 어느 정도 차이를 가지는데 그 차이를 구분할 수 있는 경계 값을 찾아내는 단계이다.


히스토그램에서는 256단계의 그레이 레벨을 8개씩 묶어서 32단계의 새로운 히스토그램을 생성하여 분석한다. 256단계의 히스토그램은 [그림 6]과 같이 많은 굴곡이 있어 올바른 이진화 경계 값을 찾아내는데 어려움이 있지만 32단계의 히스토그램은 256단계의 히스토그램보다 쉽게 이진화 경계 값을 찾아 낼 수 있다.



[그림 5] 검사 영영



[그림 6] 256단계 출 히스토그램(a)과 32단계 출 히스토그램(b)




[그림 8] 판별 결과

3.4 이진화

이진화 하기 전에 학습 시 저장되어 있는 이진화 값과 비교하여 두 값의 차이가 크면 현재의 이진화 값을 무시하고 학습 시 저장되어 있는 값으로 이진화를 하고 그렇지 않으면 히스토그램에서 찾은 값으로 이진화를 한다. 출과 탭출의 이진화는 [그림 7]과 같이 된다.

3.5 판 별

먼저 2진화된 영상에서 4방향으로 연결된 픽셀들을 하나의 영역으로 표시한다(Labeling). 결과는 [그림 7]과 같다. 각 라벨이 표시된 영역에서 면적, 폭, 높이, 최대 폭의 y좌표, 최대 높이의 x좌표 등의 특징 값들을 계산한다. 이 특징 값들을 학습과정에서 계산하여 저장한 기준 영상들의 특징 값들과 비교하여 출의 유무, 탭출에서 탭의 유무, 스테드와 리벳의 유무를 판별한다. 한 제품의 검사가 끝나면 각 형상에 대한 검사 결과가 출력된다. 조건을 만족하지 못한 형상은 [그림 8] 같이 붉은색으로 표시하여 사용자에게 보여지게 된다. 또한 검사 형상에 대한 영상을 볼 수 있어 오류 원인 파악을 쉽게 할 수 있다.



[그림 7] 출과 탭출 영상에 이진화와 Labeling한 결과

4. 결론 및 향후 과제

본 연구에서는 PDP 새시 자동시각검사 시스템을 구현하여 산업체에 적용한 결과로 제품의 신뢰성 있는 전수 검사가 가능함을 보였다. 42인치 PDP 새시 한 개를 검사하는데 소요된 시간은 25초 이내로 숙련공과 비교하여 경제성을 입증하였으며 또한 검사결과와 데이터베이스화로 신속한 결함의 원인 파악과 조치가 가능하게 되었다. 구현된 시스템은 학습이 가능한 시스템으로 다양한 제품검사에 응용될 수 있으며 현재 LCD 새시 검사에도 거의 그대로 적용하여 좋은 결과를 얻을 것으로 기대하고 있다.

향후 결함의 유무뿐만 아니라 유형도 판별하여 보다 효율적인 공정관리가 가능하도록 하고 결함 및 공정관련 지식을 축적해 갈 수 있는 지식기반 시스템으로 발전시킬 수 있을 것이다[3, 4]. 그리고 학습 및 검사의 용이성을 고려한 사용자 인터페이스 설계로 PDP 새시뿐만 아니라 다른 검사 환경에서도 쉽게 응용할 수 있도록 하여야 할 것이다.

참고 문헌

1. Chin, R. T. and Harlow, C. A., "Automated Visual Inspection: A Survey," IEEE Transaction on Pattern Analysis and Machine Intelligence, Vol. PAMI-4, No. 6, Nov. 1982.
2. Tobin, K.W., "Inspection in Semiconductor Manufacturing," Webster's Encyclopedia of Electrical and Electronic Engineering, vol. 10, pp. 242-263, Wiley & Sons, NY, NY, 1999.
3. Tobin, K.W., Gleason, S.S., Lakhani, F., and Bennett, M.H., "Automated Analysis for Rapid Defect Sourcing and Yield Learning," Future Fab International, Issue 4, Vol. 1, Technology Publishing Ltd., London 1997, p.313.
4. Chou, P.B., Rao, A.R., Sturzenbecker, M.C., Wu, F.Y., and Brecher, V.H., "Automatic Defect Classification for Semiconductor Manufacturing," Machine Vision and Application, Vol. 9(4), p.201, 1997.