

생체임피던스 측정을 위한 새로운 부트스트래핑 회로와 전송선로 모델링

New bootstrapping circuit and transmission line modeling for bioimpedance measurement

김영필*, 권석영**, 황인덕***

(Young Feel Kim, Suck Young Kwoon and In-Duk Hwang)

* 대전대학교 전자공학과(전화:(042)280-2589, 팩스:(042)280-2588, E-mail : yfkim@ddc.ac.kr)

** (주)테라디안 개발팀(전화:(017)416-7793, 팩스:(042)280-2588, E-mail : ksy9313@nate.com)

*** 대전대학교 전자공학과(전화:(042)280-2581, 팩스:(042)280-2588, E-mail : idhwang@dju.ac.kr)

Abstract : A simulation on bootstrapping circuit has been performed by modelling a coaxial cable as a transmission line. It is shown that the bootstrapping circuit could be unstable due to the transmission line effect though an ideal amplifier is used. While the conventional bootstrapping circuit does not cancel the input capacitance of the input buffer, a new bootstrapping circuit that cancels input capacitance of the input buffer has been proposed. The proposed bootstrapping circuit consists of the input buffer of which gain is larger than 1 and a feedback resistor to control the loop gain. The proposed bootstrapping circuit has higher input impedance than that of the conventional circuit.

Keywords : bioimpedance, input capacitance, negative capacitance, input impedance, positive feedback

I. 서 론

생체임피던스(Bioimpedance)의 측정시에 피부에 부착된 전극의 전압은 쉴드된 케이블을 통하여 입력 버퍼로 전달된다. 이때 케이블 커패시턴스는 전극 임피던스와 함께 저역통과 여파기를 구성하게 되어 부하오차 (Loading error)^[1-3]를 발생시킨다. 케이블 커패시턴스를 감소시키기 위한 기존의 회로로는 쉴드 드라이버(Shield driver)의 출력을 케이블 쉴드로 입력시키는 능동 쉴딩(Active shielding) 즉, 부트스트래핑(Bootstrapping) 회로가 있다^[3-7]. 기존의 부트스트래핑 회로에 대한 해석에서는 케이블을 단순한 커패시터로 모델링하였으며, 입력 버퍼의 커패시턴스를 무시하였다. 본 논문에서는 부트스트래핑 회로를 해석하기 위하여 쉴드 케이블에 대하여 전송선로 모델을 사용하였으며 이 과정에서 부트스트래핑 회로는 전송선로 효과에 의하여 불안정해질수 있음을 알았다. 또한 입력 버퍼의 커패시턴스를 갖는 것으로 모델링하였으며 입력 버퍼의 커패시턴스를 상쇄시킬 수 있는 회로를 제안하여 케이블 커패시턴스와 입력 버퍼의 커패시턴스를 동시에 제거할 수 있는 결과를 얻었으므로 이에 대하여 기술한다.

력을 R_1 과 R_2 로 이루어지는 전압 분배기에 인가하고 전압 분배기의 출력으로 쉴드를 드라이브한다. 이 회로를 시뮬레이션하기 위하여 전극의 임피던스는 저항 R_e 로 모델링하였으며 동축선 모델은 Pspice의 모델을 사용하였다. 그림에서 V_s 는 측정하고자 하는 전압원을 나타낸다.

본 논문에서는 케이블 커패시턴스와 동시에 입력 버퍼의 커패시턴스를 상쇄시키기 위하여 그림 2의 회로를 제안한다. 그림 2의 회로는 쉴드 드라이버로 이득이 $1V/V(0dB)$ 보다 큰 이상적인(이상적이므로 당연히 광대역이지만 입력 커패시턴스 C_{in} 을 가지는) 증폭기를 사용하며 쉴드 드라이버와 쉴드 사이에는 피드백 저항 R_f 를 삽입한다. 이 회로는 정귀환의 효과로 네가티브 커패시턴스를 얻을 수 있으며 네가티브 커패시턴스는 입력 커패시턴스 C_{in} 과 상쇄되어 케이블과 입력 버퍼의 커패시턴스를 동시에 영으로 만들 수 있다. 이 회로에서 피드백 인수(Feedback factor) β 는 동축선의 임피던스가 입력 커패시턴스 C_{in} 과 전극 저항 R_e 의 병렬(C_{in}/R_e)로 전압 분배된 결과이므로 주파수가 높아짐에 따라 β 는 증가한다. 따라서 주파수가 높아질수록 루프 이득이 커지고 루프 이득이 커지면 정귀환이기 때문에 발전의 위험이 있다. 그러므로 고주파에서의 루프이득을 제한하기 위하여 피드백 저항 R_f 를 사용한다.

II. 새로운 부트스트래핑 회로

그림 1의 회로는 기존의 회로로서 전압 폴로워의 출




그림 1. 동축선 모델을 사용한 기존의 부트스트래핑 회로.




그림 2. 동축선 모델을 사용한 새로 제안된 부트스트래핑 회로.

케이블(동축선)을 전송선로(Transmission line)로 모델링하여 Pspice로 시뮬레이션 하기 위하여 먼저 Pspice의 동축선 모델을 검사하였다. Pspice에서 동축선의 파라미터로는 특성 임피던스 Z_0 와 시간지연(Time delay) T_d 가 주어진다. 특성 임피던스 $Z_0 = (L/C)^{1/2}$ 이며 위상속도 $v_p = 1/(LC)^{1/2}$ 이다^[8]. 여기서 L과 C는 단위 길이의 케이블이 갖는 인덕턴스와 커패시턴스이다. 그러므로 $C = 1/(Z_0 v_p)$ 가 되고 케이블의 길이가 l일 때 $l = v_p T_d$ 이므로 길이가 l인 케이블의 커패시턴스 $C_{coax} = T_d / Z_0$ 가 된다. 그러므로 길이가 1m인 동축선은 T_d 가 5ns정도이고 Z_0 가 50Ω 이라고 하면 이 동축선의 커패시턴스 C_{coax} 는 100pF가 된다. 그림 3은 Pspice의 동축선 모델 파라미터 T_d 를 5ns이고 Z_0 를 50Ω 으로 가정하였을 때 동축선(coaxial로 표시함)의 임피던스와 104pF의 커패시터의 임피던스(cap으로 표시함. 케이블 커패시턴스 100pF와 입력 버퍼의 커패시턴스 4pF의 합성 커패시턴스)를 Pspice로 시뮬레이션한 결과이다. 두 임피던스가 저주파에서 일치하며 동축선의 임피던스가 고주파에서 진동하므로 Pspice의 동축선 모델이 정확함을 확인할 수 있다. 동축선의 임피던스가 고주파에서 진동하는 것은 잘 알려진 바와 같이 동축선의 길이가 1/4 파장(위상속도가 $1m/5ns = 2 \times 10^8 m/s$ 이며 파장이 4m일 때의 주파수는 50MHz임.)과 같아지는 기본 주파수(그림 3에서는 50MHz임)의 배수가 되는 주파수에서 임피던스가 단락과 개방으로 반복되는 전송선로효과 때문이다.




그림 3. 동축선의 전송선로 모델과 커패시터 모델의 비교.

III. 부트스트래핑 회로에 대한 시뮬레이션

기존의 회로와 새로 제안된 회로에 대하여 Pspice를 사용하여 컴퓨터 시뮬레이션을 수행하였다. 시뮬레이션에 사용된 회로는 그림 1 및 그림 2와 같으며 기존 회로의 전압 폴로워와 새로운 회로의 이득단(셴드 드라이버)은 이상적인 증폭기로 모델링하였다. 전극의 입력턴스 R_e 는 $1k\Omega$, 입력 커패시턴스 C_{in} 은 4pF를 가정하였으며 새로 제안된 회로에서 이득단의 이득 A_o 은 1.04 V/V로 하였다.

귀환(Feedback)을 이용하는 회로는 루프 이득(Loop gain)이 클수록 성능이 좋아지나 발진을 막기 위해서는 루프 이득을 제한해야 하며 따라서 적당한 이득 마진이 확보되어야 한다. 시뮬레이션에서 루프 이득을 제한하기 위해서 즉, 루프 이득의 최대값을 조절하기 위해서 기존의 회로에 대해서는 R_1 을 변화시켰으며 새로운 방식에서는 피드백 저항 R_f 의 값을 변화시켰다. 그림 4는 R_1 과 R_f 가 100Ω 일 때 기존의 회로와 새로 고안된 회로의 루프 이득의 크기를 나타낸다. 두 회로의 주파수에 대한 루프 이득의 특성은 거의 동일하다. 두 회로에서 루프 이득의 최대값이 정해지면 루프 이득이 최대가 되는 주파수가 결정된다. 그림 4에




그림 4. R_1 과 R_f 가 100Ω 일 때 기존의 회로와 새로 고안된 회로의 루프 이득의 크기.

서는 루프 이득이 20 MHz 근처에서 루프 이득이 극부적으로 최대가 된다. 그러나 케이블을 전송선로로

모델링하였기 때문에 고주파에서의 루프 이득이 그림 3에서와 같이 진동하는 형태가 되어 루프 이득은 피크를 나타내며 이 주파수에서 회로는 발진할 수 있다. 이 현상은 기존의 회로와 새로 제안한 회로에서 공통으로 발생할 수 있다. 이것은 케이블을 전송선로로 모델링하였을 때만 얻을 수 있는 결과이다. 따라서 앞에서 기술한 바와 같이 기존 회로의 불안정성에 대하여 Metting 등^[5]과 Rigaud 등^[8]이 분석하였고 Goovaerts 등^[6]과 Lu 등^[7]이 언급하였지만, 본 논문에서는 기존 회로의 불안정성이 전송선로 효과에 의한 것일 수 있음을 지적한다.

기존의 회로와 새로 제안한 회로의 특성을 조사하기 위하여 전송선로 효과에 의하여 루프 이득이 피크가 될 때의 루프 이득이 1보다 작도록 하였다. 그림 5는 이득 마진(Gain margin)이 6dB일 때의 루프 이득을 나타낸다. 두 회로에서 주파수에 따라 루프 이득이 20dB/dec의 비율로 증가하다가 최대점에 도달한 후 다시 주파수에 따라 -20dB/dec의 기울기로 감소한다. 그림 5의 아래 그림은 루프 이득의 위상을 나타낸다. 루프 이득의 위상이 0°가 되는 주파수에서 루프 이득이 최대로 됨을 알 수 있다.




그림 5. 이득 마진(Gain margin)이 6dB일 때의 부트스트래핑 회로의 루프 이득.

그림 5는 두 회로의 루프 이득이 주파수 0에 위치하는 하나의 영점과 루프 이득이 최대가 되는 주파수 근처에 위치하는 두 개의 극점을 갖는다는 것을 보여 준다. 루프 이득의 위상도 고주파에서 전송선로 효과에 의하여 진동함을 볼 수 있다. 루프 이득을 6dB로 하면 전송선로에 의한 루프 이득의 피크가 있더라도 진동에서의 피크값이 루프 이득이 최대값보다 작으므로 이 회로들은 안정하다. 그러므로 이 후로는 루프 이득을 6dB로 하였을 때의 페루프 응답에 대하여 기술한다.

그림 6은 이득 마진을 6dB로 하였을 때 기존의 회로와 새로운 회로의 입력 임피던스를 부트스트래핑 방식을 사용하지 않았을 때, 즉 케이블과 전압 플로워 자체의 입력 커패시턴스에 의한 임피던스 (그림에서

'buffer'로 표시함)와 비교한 것이다. 기존 회로와 버퍼의 입력 임피던스는 낮은 주파수에서 -20dB/dec의 기울기를 나타낸다. 기존 회로의 입력 임피던스는 버퍼의 입력 임피던스보다 약 20배정도 크다. 이것은 부트스트래핑의 결과이다. 그러나 새로 제안된 회로의 입력 임피던스는 낮은 주파수에서 -40dB/dec의 기울기를 갖으며 기존 부트스트래핑 회로의 입력 임피던스보다 훨씬 큰 입력 임피던스를 갖는다. 이것은 새로 제안한 회로에서 네가티브 커패시턴스에 의하여 이득단의 입력 커패시턴스가 상쇄되기 때문이다. 생체 임피던스 측정의 정확도를 높이기 위하여 관심이 큰 주파수 영역이 100kHz내지 1MHz인데 이 영역에서 새로 제안된 회로의 입력 임피던스는 기존 회로의 임피던스보다 2-10배 정도 크다. 이로써 새로 제안한 회로는 기존의 회로에 비하여 더욱 우수한 입력 커패시턴스 특성을 갖음을 알 수 있다.




그림 6. 이득 마진이 6dB일 때의 부트스트래핑 회로의 입력 임피던스.

IV. 결론

부트스트래핑 회로를 해석하기 위하여 쉘드 케이블에 대하여 전송선로로 모델링하고 입력 버퍼의 커패시턴스를 갖는 것으로 모델링하였다. 그 결과 케이블의 전송선로 효과에 의하여 고주파에서 루프이득이 피크값을 갖게 되어 부트스트래핑 회로가 불안정해질 수 있음을 보였다.

또한 기존 부트스트래핑에서는 입력 버퍼의 커패시턴스를 상쇄시키지 못하지만 이득이 1보다 큰 입력 버퍼를 사용하여 입력 버퍼의 커패시턴스까지 상쇄시킬 수 있는 부트스트래핑 회로를 제안하였다. 새로 제안한 부트스트래핑 회로는 기존의 회로보다 큰 입력 임피던스를 갖음을 확인하였다. 회로의 안정성에 대한 결과와 새로 제안된 회로는 생체 임피던스 측정에 유용하게 응용될 수 있을 것으로 기대된다.

참 고 문 헌

- [1] J. J. Ackman: "Complex bioelectrical impedance measurement system for the frequency range from 5 Hz to 1 MHz", *Annals of Biomedical Engineering*, Vol. 21, pp. 135-146, 1993.
- [2] Feras Al-Hatib: "Patient-instrument connection errors in bioelectrical impedance measurement", *Physiol. Meas.* Vol. 19, pp. 285-296, 1998.
- [3] B. Rigaud, and J. P. Morucci: "Bioelectrical impedance techniques in medicine, Part III: Impedance imaging, First section: General concepts and hardware", *Crit. Rev. in Biomed. Eng.* Vol. 24, pp. 467-597, 1996.
- [4] H. G. Goovaerts, Th J. C. Faes, E. Raaijmakers, and R. M. Heethaar: "A wideband high common mode rejection ratio amplifier and phase-locked loop demodulator for multifrequency impedance measurement", *Med. Biol. Eng. Comput.*, Vol. 36, pp. 761-767, 1998.
- [5] A. C. Metting van Rijn, A. Peper, and C. A. Grimbergen: "High-quality recording of bioelectric events", *Med. Biol. Eng. Comput.*, Vol. 28, pp. 389-397, 1990.
- [6] L. Lu, and B. H. Brown: "The electrode and electronic interface in an EIT spectroscopy system", *Innov. Tech. Biol. Med.*, Vol. 15, pp. 98-103, 1994.
- [7] J. Rosell, D. Murphy, R. Pallas, and P. Rolfe: "Analysis and assessment of errors in a parallel data acquisition system for electrical impedance tomography", *Clin. Phys. Physiol. Meas.*, Vol. 9, pp. A93-99, 1988.
- [8] David M. Pozar, "Microwave Engineering", Addison Wesley, Reading, Massachusetts, 1990.