

나노 임프린팅 리소그래피 장비의 기술개발 동향

이재종*, 최기봉, 정광조(한국기계연구원)

State of the art and technological trend for the nano-imprinting lithography equipment

Jae Jong Lee* (KIMM), Kee-Bong Choi (KIMM), and Kwang Jo Chung (KIMM)

ABSTRACT

Classical lithography in semiconductor employs stepper technologies. Limits of this technology are clearly seen at structures below 100nm. Nano-imprinting lithography is a new method for generating patterns in submicron range at reasonable cost. In order to manufacture nano-imprinting lithography(NIL) equipment, several NIL manufacturers have been developing key technologies for realization of nano-imprinting process, recently. In this paper, we've been describe state-of-the-art and technology trends for nano-imprinting lithography equipments.

Key Words : Nano-patterning process(나노패터닝공정), UV Nano-imprint lithography(자외선 나노임프린트리소그래피), 고정도 정렬장치(High precision alignment), Hot embossing (고온엠보싱)

1. 서론

최근 국내외 적으로 나노기술 분야의 연구가 활발히 진행되고 있으며, 이러한 연구는 10nm를 중심으로 접근방식에 따라, 100nm에서 접근하는 하향식(top down)연구와 1nm에서 접근하는 상향식(bottom-up)연구로 구분된다. 국내에서도 하향식 연구의 하나로, 나노제품의 저비용, 고생산성을 목표로 나노메카트로닉스 사업이 진행되고 있고, 나노제품의 대량생산을 위한 방법으로 나노패터닝장비의 중요성이 증가함에 따라 나노패터닝 장비기술을 개발하고 있다. 본 논문에서는 국내외 나노패터닝 장비의 기술개발 동향을 소개하고자 한다.

나노패터닝장비는 현재 세계적으로 몇 개의 기업에서 상품화를 시도하고 있는 초기단계이며, 대표적으로 UTA(U. of Texas at Austin)에서 기술을 개발하여 스핀오프한 MII(Molecular Imprint Inc.), Princeton 대학의 S. Chou 교수가 스핀오프한 Nanonex, 스웨덴의 Obducat, 유럽의 Wuppertal 대학과 VTT 전자 등이 협력하여 스핀오프한 Suss MicroTec 등이 100nm 이하의 나노패턴형상을 나노임프린팅공정을 이용하여 구현할 수 있는 나노패터닝장비를 개발하고 있다. 이 외에 EVG, Karl Suss 등은 반도체공정용 Mask Aligner와 Wafer Bonder를 이용하여 UV 임프린팅장비 및 고온 임프린팅장비를 개발하여 상품화하고 있다.

2. 외국의 기술개발동향 및 적용사례

나노 임프린팅 리소그래피 장비는 최근 5년 동안 미국, 유럽을 중심으로 선폭 100nm 이하를 실현

하고, 실현된 기술을 이용하여 제품에 적용하기 위한 방법으로 나노 임프린팅 리소그래피(NIL) 장비를 개발하여 상품화를 시도하고 있다. 개발되는 장비는 사용하는 재료의 특성에 따라 광경화재료(photoresist)를 사용하는 UV 방식과 열경화재료(thermal resist)를 사용한 Hot embossing 방식이 있다.

나노 임프린팅 리소그래피 장비를 개발하여 상품화하고 있는 업체는 오스트리아의 EVG 사, 미국의 MII(molecular imprint inc.), Nanonex, 스웨덴의 Obducat, 독일의 Suss Microtec 이 있다. EVG 와 Suss Microtec은 기존의 생산되던 반도체 Aligner 장비와 Flip Chip Bonder의 구조를 수정하여 임프린팅 장비를 개발한 회사이다. MII, Nanonex, Obducat은 공정기술을 바탕으로 나노 임프린팅장비를 개발하여 상품화를 시도하고 있다. 특히, MII 와 Nanonex는 대학에서 공정기술과 장비를 개발하여 상품화를 시도하고 있다. 본 논문에서는 각각의 장비에 대한 특성과 적용사례를 기술하고자 한다.

2.1 EVG (Electronic Vision Group)

EVG 는 종래에 반도체 장비로 생산되던 Mask aligner 장비와 Wafer bonder 장비의 구조를 수정하여 작업 영역 6 인치 웨이퍼, XY-θ 스테이지, DC-motorized 이송계를 이용하여 위치정렬오차(Align accuracy)가 240nm ~ 450nm, 분해능 100nm 이하인 UV 방식의 나노 임프린팅 장비와 온도와 압력을 이용한 Hot embossing 장비를 생산하고 있다. 현재 몇 대의 장비를 판매한 상태이며, Hot embossing 장비의 경우 다층구조의 임프린팅 공정을 구현할 수 있는 구조로 개발하고 있다. EVG 의 UV 나노 임

프린팅장비는 웨이퍼와 마스크의 평형을 유지하기 위한 방법으로 공기베어링을 이용한 Wedge compensation 장치를 개발했고, 임프린팅 공정 후 마스크와 웨이퍼를 분리시키는 방법으로 실린더를 이용하는 방법을 사용하고 있다. EVG는 개발된 장비를 이용하여 DNA chip, Micro-fluidics, Insulin μ -pump 등에 적용하고 있다.




Fig.1 EVG 620 imprinting lithography equipment



Fig.2 Wedge compensation system




Fig.3 Micro-channel




Fig.4 Insulin μ -pump

2.2 MII (Molecular Imprint Inc.)

MII는 작은 작업영역(field size)의 스템프를 이용하여 연속적인 작업을 수행하는 SFIL(step & flash imprint lithography) 방법을 이용하여 장비의 분해능 100nm 이하, CD(critical dimension) 제어값 $\pm 2\text{nm}$ (3σ), 패턴막 두께 60nm (3σ), Overlay 150nm, Field size $25 \times 25\text{mm}^2$ 으로 2in ~ 8in 크기의 웨이퍼에서 임프린팅을 구현할 수 있는 UV 방식의 나노 임프린팅 장비를 개발하여 상품화를 추진하고 있다.

MII 장비는 그림 6과 같이 임프린팅 시 발생하는 마스크의 경사점과 웨지현상을 제거하기 위한 방법

으로 스튜어트 플랫폼 구조의 자동레벨링 기능을 사용하고 있고, $25 \times 25\text{mm}^2$ 의 Field size를 임프린팅하기 위해서 미소량의 Resist를 연속적으로 공급한 후 임프린팅하는 방법을 사용하고 있다.




Fig.5 MII Imprio 100





Fig.6 Self-alignment system



100nm Line/150nm Pitch 50nm Pillar

Fig.7 Imprinting examples




Fig.8 Step & repeat process (Suss MicroTec)

2.3 Suss MicroTec

Suss MicroTec은 EVG와 유사하게 종래의 Flip Chio Bonder를 기반으로 선폭 100nm 이하, 오버레이 500nm (3σ), 최대압력 2kpsi, 웨이퍼크기 2~8 in, Field Size 40x40mm와 가열온도 450°C까지 올릴 수 있는 방법으로 UV 방식과 Hot embossing 방식의 장

비를 개발하고 있다. 임프린팅방법은 MII 와 유사하게 연속적으로 필드크기의 스템프 또는 마스터를 이동시키면서 임프린팅공정을 수행한다.




Fig.9. Passive alignment system




Fig.10 Imprinting result (400x500nm)

2.4 NanoNex

NanoNex 는 선폭 100nm 를 구현하기 위해서 UV 방식과 Hot embossing 방식의 장비를 개발하고 있으며, MII, EVG, Suss MicroTec 과는 다르게 한번의 작업으로 전체 웨이퍼에 패턴을 전사하는 One-shot 방식의 패터닝방식을 적용하고 있다. NanoNex 장비는 Overlay 500nm (30), Field size 4in~6in, 압력 300psi/600psi(option)을 구현하고 있으며, CMOS, 정보저장메모리, 센서 등의 다양한 공정을 개발하고 있다.




Fig.11 Imprinting results

2.5 Obducat

Obducat 은 온도와 압력을 이용한 Hot embossing 방식의 임프린팅장비를 개발하고 있고, Si, GaAs, InP, Polymer, Ceramic, Metal Substrates 를 이용하여 Print Uniformity $\pm 10\text{nm}$, 최대 온도 250°C , 최대압력 70 bar, 스템프 크기 $\phi 65\text{mm}$ 로 작업을 하도록 되어있고, 임프린팅시의 하중영향을 줄이기 위해서 소프

트 프레싱기능을 부가하여 기능을 가지고 있다.




Fig.12 Soft pressing mechanism and application

3. 나노임프린트 리소그래피 장비 핵심기술

나노 임프린팅 리소그래피 장비를 구성하고 있는 핵심기술은 장비의 특성과 공정기술에 따라서 다르나 웨이퍼를 공급해주고 웨이퍼의 위치결정을 위한 위치결정 및 스테이지기술, 소프트 프레싱기술, 극저주파 진동에 의한 영향을 줄이기 위한 극저주파 진동절연기술, 변형최소화 기술이 요구된다.

이 외에 텁팅제어기술, 레지스트 코팅기술, 작업상태를 감시할 수 있는 모니터링 기술 등이 요구되며, 적용하고자 하는 디바이스의 공정기술이 개발되어야 한다.

4. 결론

현재까지 개발되어 상품화하고 있는 장비는 대부분 실험용 장비이며, 아직 양산화하여 사용하기에는 상당한 문제가 있다. 유럽과 미국을 중심으로 향후 급속히 팽창할 나노제품 시장을 점유하기 위해서 최근 3~5년 동안 연구개발을 수행해 왔고, EVG, Suss MicroTec 등과 같이 대부분 반도체 장비를 바탕으로 기술개발을 하고 있다. 국내에서도 최근 나노기술을 이용하여 저비용, 고생산성의 제품기술을 개발하기 위한 나노 메카트로닉스 기술을 개발하고 있다.

참고문헌

1. C. Schaefer, et al, "State of the art automated nanoprinting of polymers and its challenges", 7th International conference on the commercialization of micro and nano systems CMOS, Sep., 8-12, 2002
2. B. Michel, et al, "Printing meets lithography: soft approaches to high-resolution patterning, IBM, J. Res. & Dev., Vol.45, No.5, Sep., 2001
3. S.V. Sreenivasan, et al, "Low-cost nanostructure patterning using step and flash imprint lithography", NIST-SPIE Conference on Nanotechnology, Sep, 2001
4. D.J. Resnick, et al, "High resolution templates for step and flash imprinting lithography", J. of Microlitho. Microfab. Microsyst. Vol.1, No.3, Oct., 2002
5. T. Haatainen, et al, "Step and stamp imprint lithography using a commercial flip chip bonder", Inter. NNT conference, Dec., 2002