

## Ni/Co/Ni 를 적용한 Ni germano-silicide 의 열 안정성 개선

황빈봉, 지희환, 오순영, 배미숙, 윤장근, 김용구, 박영호, 왕진석, 이희덕

충남대학교 전자공학과

전화: 042-821-7702 / 팩스: 042-823-9544

### Thermal stability improvement of nickel germano-silicide with Ni/Co/Ni on silicon-germanium

Bin-Feng Huang, Hee-Hwan Ji, Soon-Young Oh, Mi-Suk Bae, Jang-Gn Yun, Yong-Goo Kim, Young-Ho Park, Jin-Suk Wang and Hi-Deok Lee

Dept. of Electronics Engineering, Chungnam National University, Gung-Dong, Yusong-Gu, Deajeon 305-764, Korea  
Phone: +82-42-821-7702, Fax: +82-42-823-9544, Email: icehill@cnu.ac.kr

#### Abstract

Germano-silicide phase formation on  $Si_{0.25}Ge_{0.75}$  with Ni 100Å, Co 10Å/Ni 100Å and Ni 50Å/Co 10Å/Ni 50Å layer was studied by sheet resistance and Field Emission Scanning Electron Microscopy(FESEM). Thermal stability of nickel germano-silicide is found to be improved by sputtering Ni/Co/Ni on the SiGe. After annealing at 600, 650, 700°C, 30min., the nickel germano-silicide formed by Ni 50Å/Co 10Å/Ni 50Å layer achieved a sheet resistance less than 17ohms/sq.(almost the same to the value before furnace annealing for 30min.) ,while the process of the other two ways result in high sheet resistance and even sheet resistance fail due to Ge segregation.

#### I. 서론

MOSFET 소자의 크기가 0.1 um 이하로 작아짐에 따라 Electron 및 Hole 의 Mobility 증가 효과를 나타내는 strained silicon 이 중요하게 대두되고 있다.[1]~[3] 이러한 Strained silicon 은  $Si_{1-x}Ge_x$  구조 위에 얇은 Silicon 층을 형성함으로써 얻어지게 된다. 또한 ULSI 공정에서 중요한 것 중의 하나가 SALICIDE 로 소스/드레인 및 게이트의 면저항을 낮추어 소자속도를 증가시키는데 매우

필수적이다. 0.1 um CMOS 소자까지는 주로  $CoSi_2$  가 사용되었으나, 누설전류 증가 등의 단점으로 인해 대체 물질에 대한 연구가 활발하며 그 중에서 현재 Nickel silicide 에 많은 연구가 집중되고 있다. Nickel silicide 는 낮은 저항률과 낮은 Si 소모율, 그리고 낮은 Junction leakage 특성을 갖고 있으므로 Ultra shallow-junction 을 갖는 Nano-scale CMOS 에 가장 적합한 물질로 연구되고 있다.[4]~[6] 따라서 현재의 ULSI process 에서 SiGe 를 적용하기 위해서는 SiGe 에 적합한 NiSi 개발이 매우 필요하다고 할 수 있다.[7] 그러나 아직까지 SiGe 에서 Nickel germano-silicide 에 대한 연구는 매우 미비한 상태로 이에 대한 연구가 매우 필요하다. 본 논문에서는 SiGe 에 형성된 Nickel germano-silicide 의 특성을 분석하였으며, Ni/Co/Ni 를 Nickel germano-silicide process 에 사용함으로써 열 안정성 특성을 개선할 수 있음을 나타내었다.

#### II. 실험

본 연구에는 Si 위에 100nm 두께의 undoped  $Si_{0.25}Ge_{0.75}$  Film 가 있는 wafer 를 사용 하였다. 10 초간 100:1 로 희석된 HF 용액에서  $Si_{0.25}Ge_{0.75}$  Film 의 표면의 자연산화막을 제거 한 후 Ni 및 Co 를

IBS(Ion Beam Sputter System)를 이용하여 증착하였다. 기본 진공도(Base Pressure)는  $7 \times 10^{-7}$  Torr 이고 공정 진공도(Working Pressure)는  $1.9 \times 10^{-4}$  Torr 이다. 그리고 Sample 은 Ni 100Å, Co10/Ni100 Å, Ni 50Å/Co10 Å /Ni50 으로 나누어서 증착 하였다. Metal 을 증착한 후 germano-silicide 를 형성시키기 위해  $3 \times 10^{-2}$  Torr 의 진공을 유지 시키면서 400~800°C 의 온도에서 30 초간 급속 열처리(Rapid Thermal Process)를 하였다. 급속 열처리 후 반응하지 않은 Nickel 을 선택적으로 제거하기 위해 염산 혼합액에서 에칭(Etching)을 실시하였다. 형성된 Ni germano-silicide 의 열 안정성(Thermal Stability)을 평가하기 위해 고온 전기로(Furnace)에서 550, 600, 650, 700°C, 30 분간 열처리 하였다.

4-point-prob 를 이용하여 면저항을 측정하였으며 또한 계면 특성(Morphology)을 확인하기 위해 전계 방출 주사 전자 현미경 (FESEM:Field Emission Scanning Electron Microscopy; 한국기초과학지원연구원, 전주분소, 모델명: S-4700) 분석을 실시하였다.

### III. 실험결과 및 고찰

그림 1 은 급속 열처리 온도를 400, 500, 600, 700, 750, 800°C 로 실시하여 Ni germano-silicide 를 형성 후 reference 인 Ni100Å 에 대해 Co 의 유무 및 Co 의 위치에 따른 면저항을 비교한 결과 이다. Co 가 없는 Ni germano-silicide 의 저항은 급속 열처리후에 Co 가 있는 것에 비해 더 낮은 면저항을 갖으며 750°C 급속 열처리 후에 면 저항이 증가하기 시작한다. 그리고 Co 10Å/Ni 100Å 경우에도 750°C 급속 열처리 후에 Ni germano-silicide 의 면 저항이 증가하기 시작한다. 그러나 Ni 50Å/Co 10Å/Ni 50Å 은 500~800°C 급속 열처리 후에 안정적인 면저항을 갖는다.

30 초간 600°C 급속 열처리 후 30 분간 550~700°C 고온로 열처리(Furnace annealing) 한 면 저항 측정된 결과가 그림 2 이다. Co 가 없는 Ni germano-silicide 의 면 저항은 30 분간 550°C 고온로 열처리 후에 면저항이 급격히 증가하였다. (17.53ohm/sq., 30 초간 600°C 급속 열처리 후의 면 저항은 7.83ohm/sq. 이다.) 그리고 30 분간 600°C 고온로 열처리 실시한 후에는 면저항이 측정되지




그림 1. RTP 온도에 따른 면저항 특성




그림 2. 고온 열처리 온도에 따른 특성

않을 정도로 열화(degradation)되었다. Co 10Å/Ni 100Å 는 550 부터 면저항이 증가하여 600°C 고온로 열처리 후에도 큰 면 저항을 갖는다. 그리고 650°C 고온로 열처리 후에 면 저항이 측정되지 않았다. 그러나 Ni 50Å/Co 10Å/Ni 50Å 경우, 30 분간 550, 600, 650, 700°C 고온로 열처리 후에 17ohm/sq. 이하로 다른 시편에 비해서 안정적인 면 저항을 갖는다. 열처리 전후를 비교해 봤을 때 면저항의 증가가 거의 없음을 알 수 있다. Silicon 에서 Ni silicide 의 가장 큰 단점은 열 안정성이 낮다는 것이다. Ni germano-silicide 는 silicon 에서 보다 열적으로 더욱 불안정하다. 그러나 Ni 50Å/Co 10Å/Ni 50Å 경우에 Ni germano-silicide 가 700°C 까지 좋은 열 안정성을 확보할 수 있다.

전계 방출 주사 전자 현미경(FESEM)을 사용해서 형성된 Ni germano-silicide 의 구조 특성을 분석을 하였다. 급속 열처리 후 Ni germano-silicide(220Å~380Å)의 silicide/silicon 계면




그림 3. RTP 600 °C ,30s 후 Ni germano-silicide 의 FESEM 단면도 (a) Ni 100Å (b) Co10Å /Ni100Å (c) Ni50Å /Co10Å /Ni50Å




그림 4. Furnace Anneal 30 분 후 Ni germano-silicide 의 FESEM 단면도 (a) Ni 100Å ,550 °C (b) Ni 100Å , 600 °C (c) Co10Å /Ni100Å , 550 °C (d) Co10Å /Ni100Å , 600 °C (e) Ni50Å /Co10Å /Ni50Å , 600 °C (f) Ni50Å /Co10Å /Ni50Å , 700 °C

은 각각 그림 3 과 같다. 30 분간 550°C 고온로 열처리 후 Co 가 없는 경우는 SiGe layer(약 750Å )에서 응집현상이 그림 4(a)과 같이 나타나다. 그리고 600°C 고온로 열처리로 Co 가 없는 경우는 이미 심한 응집이 발생하여 섬 구조(Island Structure)로 되었다(그림 4(b)). Co 10/Ni 100 경우 역시 550 고온로 열처리 후 Ni germano-silicide 의 응집으로 실리사이드의 층이 끊어지는 현상이 나타났는데 그림 4(c)에서 보여주고 있다. 그리고 600 °C 고온로 열처리 후에도 니켈만 있는 것과 마찬가지로 심한 응집현상이 발생하여 그림 4(d)과 같이 나타났다. Ni 50Å/Co 10Å/N 50Å 경우는 600 °C 고온로 열처리 후 Ni germano-silicide 의 실리사이드 층은 그림 4(e)와 같이 나타났다. 700°C 열처리로 실리사이드의 응집이 심하게 발생하여 섬 구조로 형성되었다(그림 4(f)).

## 결론

IBS(Ion Beam sputter System)를 이용하여 Ni 및 Co 를 증착하고 급속 열처리를 하여 germano-silicide 를 형성 하키고 난 후 열적 안정성 분석을 위한 고온 열처리 (550, 600, 650, 700 °C, 30 분)후 면 저항 측정 및 FESEM 분석 결과를 보면 Ni 50/Co 10/Ni 50 경우는 다른 두 경우와 비교하여 면 저항에서 열 안정성이 개선되었다.

### Acknowledgments

-본 연구는 한국과학재단 목적기초연구 (R01-2001-000-00323-0)자원으로 수행 되었습.

### 참고문헌

- [1] J.L. Hoyt, H.M. Nayfeh, S. et al., "Strained Silicon MOSFET Technology", pp.23-26, IDEM 2002
- [2] K. Rim, J.L. Hoyt, J.F. Gibbons, "Fabrication and Analysis of Deep Submicron Strained-Si N-MOSFET's", IEEE Transactions on electron devices, pp.1406-1415, VOL. 47, NO.7, JULY 2000
- [3] M. Rashed, S. Jallepalli et al., " Simulation of Electron Transport in Strained Silicon on Relaxed  $Si_{1-x}Ge_x$  Substrates", pp.168-171, University/Government/Industry Microelectronics Symposium, 1995
- [4] A. Lauwers, A. Steegen et al., " Materials aspects, electrical performance, ad scalability of Ni silicide towards sub-0.13  $\mu\text{m}$  technologies", pp.2026-2037, J.Vac. Sci. Technol. B 19(6), Nov/Dec 2001
- [5] H.Iwai, T. Ohguro, S.-I. Ohmi, " NiSi silicide technology for scaled CMOS", pp.157-169, *Microelectronic Engineering 60 (2002)*
- [6] D.-X. Xu, S.R. Das et al., " Material aspects of nickel silicide for ULSI applications", pp.143-150, *Thin Solid Film 326 (1998)*
- [7] Q. Xiang, C.Woo, E. Paton, J. Foster, B. Yu, and M.R. Lin,"Deep sub-100nm CMOS with ultra low gate sheet resistance by NiSi," , pp.107-110, *VLSI Tech. Dig.*, 2000