비디오 신호 인터페이스를 위한 CMOS ADC의 설계

A Design of CMOS ADC for Video Interface

  • 안승헌 (서울시립대학교 전자전기컴퓨터공학부) ;
  • 권오준 (서울시립대학교 전자전기컴퓨터공학부) ;
  • 임진업 (서울시립대학교 전자전기컴퓨터공학부) ;
  • 최중호 (서울시립대학교 전자전기컴퓨터공학부)
  • 발행 : 2003.07.01

초록

본 논문에서는 비디오 신호 인터페이스를 위해 10비트 50MHz ADC 를 설계하였으며 DCL(digital-error correction logic)을 갖는 3-3-3-4 구조의 파이프라인 방식을 사용하였다. SHA(sample and hold amplifier)와 MDAC (multiplying digital-to-analog converter)에 쓰이는 증폭기는 높은 이득을 갖도록 gain-boosting 기법을 적용하였으며, 전력소모와 면적을 줄이기 위해 capacitor scaling 기법을 적용하였다. 본 ADC 는 0.35 μm double-poly four-metal n-well CMOS 공정으로 설계 및 제작하였으며, 전체 회로는 3.3V 단일 전원 전압에서 동작하도록 설계하였다. 측정 결과 5MHz 의 입력을 인가하였을 때 SNDR 은 56.7dB, 전체 전력 소모는 112mW 이며, 입출력 단의 패드를 포함한 전체 칩 면적은 2.6mm×2.6mm이다.

키워드