

이 때, x^2 연산을 한 단계 앞에서 함으로써 마지막 항은 모듈러 리덕션 과정 없이 Ab_0 연산만을 하게 된다. 본 논문에서는 [8]에서 제안된 비트 레벨 MSB-first AB^2 알고리즘을 사용한다.

일반적인 항의 경우 ($1 \leq i \leq m-1$)

$$\begin{cases} d_k^i = p_k^{i-1} + a_k b_{m-i}; \\ p_k^i = d_{m-1}^i f_k' + d_{m-2}^i f_k, \text{ for } k=0, 1; \\ p_k^i = d_{m-1}^i f_k' + d_{m-2}^i f_k + d_{k-2}^i, \text{ for } k=2, \dots, m-1; \end{cases}$$

마지막 항의 경우 ($i = m$)

$$\begin{cases} d_k^m = p_k^{m-1} + a_k b_0; \\ p_k^m = d_k^m = R(x); \end{cases}$$

2.2 자료의존 그래프

위 알고리즘의 수행을 2차원 평면에 표현한 그래프는 그림 1과 같다 [8]. 이 때, $m=4$ 이고, 각 인덱스 점 (index point) (i, k) 은 $i = 1, 2, \dots, m$ and $k = m-1, m-2, \dots, 1, 0$ 와 같다. 또한, 그림 2(a)의 PE1(Processing Element1)은 기본적인 셀들의 논리 회로를 표현하고, 그림 2(b)의 PE2는 마지막 행에 위치한 셀들의 논리 회로를 보여준다.





그림 1 GF(2⁴) 상의 AB² 연산을 위한 자료 의존 그래프



3. 디지털 시리얼 시스톨릭 곱셈기

디지털 크기를 L 이라고 하자. 본 논문에서는 디지털

크기가 L 인 디지털 시리얼 시스톨릭 구조를 만들기 위해, 일반적으로 계산점을 $L \times L$ 로 묶는 방법을 사용한다. 이러한 방법을 그림 1의 자료의존 그래프에 적용할 경우 수평 방향으로 양방향 데이터 흐름이 있기 때문에, 오른쪽으로 투영시킬 수 없다. 이러한 문제를 해결하기 위해 먼저, 마지막 행의 셀들을 제외한 나머지 셀들의 연산을 d_k^i 의 계산부분과 p_k^i 계산부분으로 분리하였다.

다음은 그림 1의 자료의존 그래프 인덱스를 변환한 후, 인덱스 변환된 자료의존 그래프를 디지털 크기로 분리하였다.

그림 1의 자료의존 그래프에서 수평 방향으로의 양방향 데이터 흐름을 피하기 위해 셀의 분할 후 d_k^i 을 계산하는 셀들은 셀 인덱스 (i, k) 를 $(i, -2i+k+2)$ 으로, 그리고 p_k^i 을 계산하는 셀들은 (i, k) 를 $(i, -2i+k)$ 으로 인덱스 변환을 한다.

인덱스 변환된 자료의존 그래프는 그림 1의 자료의존 그래프와 동일한 기능을 수행한다. 그림 1을 분할하여 인덱스 변환을 시키면 그림 3과 같다.




그림 3 인덱스 변환된 자료의존 그래프

그림 3은 $(m^2+2m-2)/2$ 개의 셀들로 구성되는데, 그것은 $(3m-2)/2$ 개의 PE_A cells, $(m^2-3m+2)/2$ 개의 PE_B 셀들 그리고 $m-1$ 개의 PE_C 셀들로 구성된 것이며 그림에서 PE_A, PE_B and PE_C 셀들은 각각 원, 사각형, 삼각형으로 표현된다.

디지털 크기가 L 인 GF(2^m) 상의 디지털 시리얼 시스톨릭 곱셈기를 설계하기 위해, 먼저 그림 3을 수평방향으로 m/L 부분으로 분할한다. 이 때, 각 부분은 L 개의 열과 $(m+2L)$ 개의 행으로 구성된다. 그러나, 마지막 블록은 L 개의 열과 $(m+2(L-1))$ 개의 열로 구성된다. 다음으로 수직방향으로 $\lceil (m+2L)/L \rceil$ 개의 영역으로 분할을 한다.

[9]의 투영 절차에 따라 오른쪽으로 그림 3의 자료의존 그래프를 투영시키고 컷-셋 시스톨릭화 기법(cut-set systolization techniques)[10]을 이용하여, 그림 4와 같은 디지털 시리얼 시스톨릭 어레이를 유도할 수 있다.




그림 4 GF(2⁴) 상에서 L=2인 AB² 연산을 위한 디지털-시리얼 시스틀릭 구조




그림 5 그림 4의 PE3, PE4 회로

그림 4의 디지털 시리얼 시스틀릭 구조에 대해, 최대 임계경로는 $T_{max} = L (T_{AND2} + T_{NOT} + T_{XOR2} + T_{XOR3} + T_{MUX})$ 인데, 이때, T_{AND2} , T_{XOR3} , T_{NOT} , T_{MUX} 는 각각 i -입력 AND 게이트, i -입력 XOR 게이트, NOT 게이트 그리고 2-to-1 멀티플렉서를 각각 나타낸다.

그러나, 디지털 크기 L 이 커지면, 임계경로도 길어진다. 단점이 있으므로, 이를 극복하기 위해 각 셀에 파이프라인 기법을 적용하였다. [11]의 컷 이론을 적용하여, 그림 5의 점선 라인에 각각 $5L+1$ 개의 한 비트 래치를 추가하여 쉽게 파이프라인 시켰다. 그 결과, 지연시간은 $(5m-4)/2$ 가 되었고, 최대 지연시간은 $T'_{max} = T_{AND2} + T_{NOT} + T_{XOR2} + T_{XOR3} + T_{MUX}$ 이므로 파이프라인된 디지털 시리얼 시스틀릭 구조는 그렇지 않은 구조에 비해 Area-Time product 복잡도가 $m=160$ 이고 $L=8$ 인 경우, 10.9% 낮다.

5. 결론

본 논문에서는 디지털 시리얼 입/출력 시스틀릭 AB² 구조를 제안하였다. 관련있는 구조들과의 비교에 있어서 제안된 구조는 Area-Time product 복잡도에서 효율적이며 디지털 크기를 적당히 선택했을 때, 제안된 구조는 특정의 응용에 있어서, 최소의 하드웨어로 기존 구조에 비해 효율성을 보였다.

표1 시스틀릭 AB² 구조들의 비교

Circuit Item	Wang et al [11]	DSPM	Pipelined-DSPM
Architecture	Systolic	Systolic	Systolic
I/O format	Bit-parallel	Digit-serial	Digit-serial
Number of cells	$m^2/2$	m/L	m/L
Function	$AB^2 + C$	AB^2	AB^2
Throughput	1	L/m	L/m
Maximum cell delay	$T_{AND2} + 3T_{XOR}$	$L (T_{AND2} + T_{NOT} + T_{XOR2} + T_{XOR3} + T_{MUX})$	$T_{AND2} + T_{NOT} + T_{XOR2} + T_{XOR3} + T_{MUX}$
Latency	$2m + m/2$	$(m + 2(L-1))/L + 3(m/L-1)$	$(5m-4)/2$
Circuit Complexity			
AND gates	$3m^2$	$(m/L) \cdot 4L^2 - 3$	$(m/L) \cdot 4L^2 - 3$
XOR gates	$3m^2$	$(m/L) \cdot 3L^2 - 2$	$(m/L) \cdot 3L^2 - 2$
Latches	$8.5m^2$	$(m/L) \cdot (3L^2 + 5L) - 2$	$(m/L) \cdot (7L^2 + 5L - 3) - 4L - 2$
Mux		$(m/L) \cdot 3L - 2$	$(m/L) \cdot 3L - 2$
NOT gates		$(m/L) \cdot L^2 - L$	$(m/L) \cdot L^2 - L$
No. of CS	-	1	1

참고문헌

- [1] W.W.Peterson and E.J.Weldon, *Error-correcting codes*, MIT Press, MA, 1972.
- [2] D.E.R.Denning, *Cryptography and data security*, Addison-Wesley, MA, 1983.
- [3] A.Menezes, *Elliptic Curve Public Key Cryptosystems*, Kluwer Academic Publishers, Boston, 1993.
- [4] R.L. Rivest, A. Shamir, and L. Adleman, "A Method for Obtaining Digital Signatures and Public-key Cryptosystems," *Comm. ACM*, Vol. 21, pp. 120-126, 1978.
- [5] I.S.Reed and T.K.Truong, "The use of finite fields to compute convolutions," *IEEE Trans. Inform. Theory*, 21, pp.208-213, 1975.
- [6] S.W.Wei, "VLSI architectures for computing exponentiations, multiplicative inverses, and divisions in GF(2^m)," *IEEE Trans. Circuits and Systems*, 44, pp.847-855, 1997.
- [7] S.W. Wei, "A Systolic Power-Sum Circuit for GF(2^m)," *IEEE Trans. Computers*, 43: 226-229, 1994.
- [8] N.Y.Kim, H.S.Kim and K.Y.Yoo, "Computation AB² multiplication in GF(2^m) using low-complexity systolic architecture," *IEE Proc. D Circuits Devices Syst.*, Vol. 150, No. 2, April 2003.
- [9] S.Y.Kung, *VLSI array processors*, Prentice Hall, Englewood Cliffs, NJ, 1988.
- [10] Kung, H.T., and LAM, M., 'Fault tolerant and two level pipelining in VLSI systolic arrays,' *Proceedings of MIT conference on Advanced res. VLSI*, Cambridge, MA, January 1984, pp.74-83.
- [11] C.L.Wang and J.H.Guo, 'New systolic arrays for C+AB², inversion, and division in F(2^m),' *IEEE Trans. Computers*, 29, pp. 1120-1125, 2000.