융합신호처리학회 학술대회논문집 (Proceedings of the Korea Institute of Convergence Signal Processing)

한국융합신호처리학회 (The Korea Institute of Convergence Signal Processing)
권호 표지

멀티플렉서 기반의 비트 연속 승산기를 이용한 시스톨릭 어레이 며 행렬 승산기 구현

Implementation of the Systolic Array for Band Matrix Multiplication using Mutiplexer-based Bit-serial Multiplier

  • 한영욱 (충북대학교 컴퓨터공학과) ;
  • 김진만 (충북대학교 컴퓨터공학과) ;
  • 유명근 (충북대학교 컴퓨터공학과) ;
  • 송기용 (충북대학교 컴퓨터공학과)
  • 발행 : 2003.06.01
PDF 다운로드
⟨ 이전 논문 다음 논문 ⟩

초록

본 논문에서는 모듈성과 확장성을 갖는 시스톨릭 어레이를 이용한 두 띠 행렬의 비트 연속 승산기 구현에 대하여 기술한다. 띠 폭이 3인 4$\times$4 띠 행렬이 주어질 때 워드 레블 승산기 설계를 위한 3차원 DG로부터 2차원 시스톨릭 어레이를 유도한 후, 워드 레블 PE를 비트 연속 승산기와 가산기를 이용하여 비트 레블 PE로 변환시켜 띠 행렬의 비트 레블 승산기를 설계한다. 구현된 워드 레블 승산기와 비트 레블 승산기는 RT 수준에서 VHDL로 모델링하여 동작을 검증하였다. 검증된 시스톨릭 어레이를 이용한 워드 레블 승산기와 비트 레블 승산기는 Hynix에서 제공하는 0.35$\mu\textrm{m}$ 셀 라이브러리를 사용하여 Synopsys design compiler로 합성되었다.

키워드