

# IEEE 802.11a WLAN용 CODEC 회로 설계

조영규\*, 변남현, 정차근

호서대학교 정보제어공학전공 영상 및 신호처리 연구실

## A Circuit Design of CODEC for the IEEE 802.11a WLAN

Kyu-Young Cho\*, Nam-Hyun Byun, Cha-Keon Cheong

The School of Electrical Engineering, Hoseo University

chocobada@hanmail.net

### 요 약

본 논문에서는 IEEE 802.11a 무선 LAN 용 CODEC 회로를 설계하고, VHDL 코딩 과 FPGA에 의한 회로설계 검증에 관해 기술한다. IEEE 802.11a WLAN CODEC의 구조는 크게 데이터 보호를 위한 스크램블러/디스크램블러, 채널 에러에 대한 정보보호를 위한 Convolutional 부호기와 Viterbi 복호기로 구성된 채널 코덱, 그리고 연접에러를 랜덤 에러로 변화시키는 인터리버/디인터리버로 구성된다. 본 논문에서는, 이와 같은 CODEC의 각 부분을 하드웨어로 구현하기 위한 새로운 회로구성을 제안하고, 그 성능을 VHDL 코딩에 의한 시뮬레이션과 FPGA에 의한 하드웨어 검증 결과를 제시한다.

### I 서 론

무선 LAN은 다양한 정보와 자원을 공유할 수 있게 하는 LAN의 장점과, 공간상의 제한을 받지 않는 자유로운 이동성을 제공하고, 신뢰성 있는 데이터 전송뿐 아니라 유연성과 설치의 용이성을 장점으로 하고 있다. [2]

최근 OFDM 기술의 적용으로 6-54Mbps까지의 다양한 데이터 전송속도를 갖는 IEEE 802.11a 무선 LAN 표준안이 확정되어 광대역 무선 데이터 초고속 전송 실현의 가능성이 구체화되고 있다. 이로 인해, 미국을 비롯한 선진 각국의 주요 칩 메이커를 중심으로 IEEE 802.11a WLAN 칩 개발이 진행되고 있으며 실용화를 위한 연구가 활발히 이루어지고 있다.

본 논문에서는 IEEE 802.11a 무선 LAN에서 규격화된 CODEC 회로의 각 블록에 관한 새로운 하드웨어 구조를 설계하고, 이를 VHDL 코딩 및 FPGA 구현으로 그 동작을 확인한다. 본 논문의 구성은 다음과 같다. 먼저, II절에서 IEEE 802.11a WLAN의 전체 구성과 본 논문에서 구현하는 CODEC의 구조에 대해서 간략히 기술한다. 다음으로 III절에서는 CODEC용 회로의 동작과 구현회로의 구조에 관해서 상술하고, 구체적인 회로구성과 VHDL 코딩 및 FPGA 검증에 따른 모의 실험 결과를 IV절에서 제시하고, V절에서 결론을 기술한다.

### II. IEEE 802.11a WLAN CODEC[1]

그림 1은 IEEE 802.11a CODEC부의 구조로 PLCP interface부, 스크램블러/디스크램블러부, Convolutional 부호기 및 Viterbi 복호기부, 인터리버/디인터리버부 등으로 구성된다.

먼저, PLCP 인터페이스부는 PHY 계층에서 데이터 송수신에 적합한 포맷으로 MAC(Medium Access Controller) 계층으로부터 송수신한 데이터를 변환시키는 역할을 수행한다.[3] 다음으로 스크램블러 및 디스크램블러부에서는 데이터보호와 기본적인 security를 제공한다. 또한 채널 에러에 대한 정보보호를 위한 채널 부호화기로서 부호율 1/2인 Convolutional 부호기와 Viterbi 복호기를 사용한다. 인터리버와 디인터리버부는 다중경로 페이딩 채널에서 연속적인 에러의 발생으로 인한 연접오류를 랜덤오류의 형태로 변환시켜, 채널에러에 보다 강한 정보전송이 이루어지도록 하기 위해 사용한다.




그림 1. PHY 계층의 CODEC부의 구성

### III 회로설계

#### 3.1 스크램블러 및 디스크램블러



에서 기본원리는 상태전이 정보가 나비(butterfly) 구조를 하고 있다는 것을 이용한 것이다.

ACS 연산 모듈은 버터플라이 구조에서 BM값과 이전 상태값인 PM값을 더하여, 두 개의 새로운 상태값과 매트릭값을 비교한 다음 작은 값을 선택하여 현재 상태의 상태 매트릭 값으로 결정하는 기능을 수행한다. 또한 ACS 연산 모듈에서는 해당 PM과 BM을 더한 후에 비교하여 생존 경로에 대한 정보를 TB부로 전달하는 역할을 한다.

③ TB(Trace Back)

TB 블록은 ACS에서 출력된 결정비트를 원래의 데이터를 복호한다. 복호 방식으로는 역추적 방식과 레지스터 교환방식이 주로 사용되고 있으며, 고속 동작을 위해서 레지스터 교환방식으로 구현하였다.

ACS에서 연산된 64개의 결정비트(decision bit)값들은 디코딩 깊이에 해당하는 수만큼 레지스터에 저장된다. 디코딩 깊이 이전 시간에는 유효하지 않은 데이터가 출력되며 디코딩 깊이가 지난 후에 복호된 데이터가 출력된다.

그림 6은 레지스터교환 방식의 TB 구조를 나타낸 것으로, 레지스터와 MUX들로 구성되며 첫 번째 MUX의 선택비트 입력으로는 0을 인가하도록 설계하였다. 디코딩 깊이 동안은 ACS로부터 연산된 결정비트들이 FIFO(First Input First Output) 형태의 레지스터로 구성된 메모리 블록에 저장된다. 디코딩 깊이에 해당하는 수의 데이터가 입력되면 현재 입력된 결정 비트들을 시작으로 하여 이전 결정 비트들을 역추적하여 원래의 신호를 복원하게 된다.




그림 6. 레지스터 교환 방식의 TB 구조

IV VHDL 시뮬레이션 결과

설계한 CODEC 회로는 VHDL을 이용하여 각 블록별 및 통합 시뮬레이션을 수행하였고, 평치링 패턴에 따른 성능을 분석 하였다.

그림 7은 평치링 패턴에 따른 부호화 성능을 나타낸 결과이다. 이는 IEEE 802.11a에서 제안된 평치링 패턴 구조와 다른 평치링 패턴 구조와의 성능을 비교하기 위한 것으로써, 신호 대 잡음비가 높아질수록 802.11a의 평치링 패턴구조가 가장 우수한 성능을 보임을 알 수 있다.

그림 8은 WLAN CODEC 통합 시뮬레이션 결과이다. 입력 Header 데이터 24비트와 PSDU 데이터가 CODEC의 입력으로 들어가게 되고 그림 7과 같이 각 블록이 802.11의 규격에 따라 정상적으로 동작함을 알 수 있다.

구현한 CODEC 회로의 크기는 Apex Chip 100게이트의 약 76%를 차지하였다.

V 결론

본 논문에서는 IEEE 802.11a WLAN CODEC 회로 설계를 설계하고 평치링 패턴에 따른 성능을 분석하였다. FPGA 테스트를 통하여 CODEC부의 블록별 하드웨어 검증은 하였고, CODEC의 각 블록을 통합한 전체 CODEC부와 모델을 하나로 통합을 하여 하드웨어 검증을 수행하여 규격에 따라 정상적인 데이터 송수신이 되는 것을 확인했다. 또한 모델과 하나로 통합된 칩 개발을 진행하고 있다.




그림 7. BPSK 변조방식에서 부호율 3/4를 생성하기 위한 평치링 행렬에 따른 성능




그림 8. WLAN CODEC VHDL 시뮬레이션 과정

VI 참고 문헌

- [1] IEEE std 802.11a Wireless LAN Medium Access control(MAC) and physical Layer(PHY) Specifications : Higher-Speed Physical Layer Extension in the 5 GHz Band, 1999
- [2] 권희훈 「다중경로 페이딩 채널에서 DS/CDMA 시스템의 성능분석」 충주대학교 산업과학논문집, 제 8호, 2000. 8. Performance Analysis of DS/CDMA System Over Multipath Fading Channel Study
- [3] Richard O. LaMaire, Arvind Krishna, and Pravin Bhagwat, "Wireless LANS and Mobile Networking : Standards and Future Directions", IEEE Commun. Mag, pp. 86-89, August 1996.
- [4] 박태운, "오유정정을 위한 Viterbi decoder 설계", 컴퓨터 구조 및 VLSI 설계 연구실 보고서, 경희대학교, 1999
- [5] Herbert Dawind, "Viterbi Decoder : High Performance Algorithm and Architectures", DSP Solutionas Group, Synopsys, Inc.