

속도독립회로의 무해고장특성

오은정, 이동익

광주과학기술원 정보통신공학과 병행시스템연구실

광주광역시 광산구 쌍암동 572

E-mail: eunjung@geguri.kjist.ac.kr, dilee@kjist.ac.kr

Redundant Fault Characterization of Speed Independent Circuits

Eunjung Oh and Dong-Ik Lee

Concurrent System Laboratory, Dept. of Information & Communications, K-JIST

572 Ssangam-dong, Kwansan-gu, Kwang-Ju, 506-712 KOREA

E-mail: eunjung@geguri.kjist.ac.kr, dilee@kjist.ac.kr

Abstract

This paper addresses a characterization of fault effects in asynchronous circuits. A characterization has been performed on races caused by a Single Stuck-At Fault(SSAF). The faults sometimes lead to races in faulty circuits, which prevent faults from observing and the circuit is insufficiently tested. To identify those obstacles, we have proposed Non-Detectable Single Stuck-At Fault(NDSSAF) conditions and proposed an algorithm to find them. In the help of the proposed methodology, the asynchronous circuits can be fully SSAF testable.

1. 서 론

회로는 전역클럭의 사용 유무에 따라 동기회로와 비동기회로로 구분할 수 있다. 현재 사용되고 있는 대부분의 디지털회로는 동기회로이지만 클럭스퀴, 클럭분배, 전력소모등과 같은 문제로 인해 근본적인 한계에도 불구하고 있다. 이러한 문제들의 대부분은 전역클럭을 사용하기 때문에 발생하는 것이다. 그러나 비동기회로는 이런 문제들을 야기하는 전역클럭을 사용하지 않기 때문에 동기회로의 문제점을 극복할 수 있는 잠재력을 갖고 있다. 1980년대 후반부터 이러한 장점을 지닌 비동기회로에 대한 연구가 세계적으로 관심을 끌기 시작하고 있다. 비동기회로 제작을 위한 툴과 방법론의 개발에 힘입어 비동기회로의 상품화가 진행되고 있다[8].

이러한 시점에서 제작된 회로의 고장 유무를 판정할

수 있는 테스팅은 중요한 문제로 대두된다. 일반적으로 비동기회로는 전역클럭의 부재로 인해 테스팅이 더 어렵다고 여겨지고 있다. 게다가 대부분의 회로합성 과정에서 해저드와 레이스를 제거하기 위하여 첨가되는 중복성이 테스팅을 더욱 어렵게 만든다. 비동기회로와 동기회로는 기본적인 개념의 차이 때문에 동기회로에 관하여 연구된 많은 테스팅 방법들을 비동기회로에 그대로 적용하는 것은 일반적으로 불가능하다. 또한 비동기회로의 임의적인 수정은 예상하지 못한 해저드와 레이스를 초래한다[1][9].

비동기회로는 그 회로가 채택하는 케이트와 배선의 지연에 관한 가정에 따라서 다음과 같이 구분될 수 있다[4]. 1) 지연무관(DI: Delay Insensitive)회로: 케이트와 배선에 대한 무한대의 지연을 가정하는 회로, 2) 속도독립(SI: Speed Independent)회로: 케이트의 지연은 무한대로 가정하고 배선의 지연은 고려하지 않는 회로, 3) 유사지연무관(QDI: Quasi Delay Insensitive)회로: 지연무관회로와 속도독립회로의 중간단계로서 동일지연포크(isochronic fork)를 갖는 회로로 구분할 수 있다.

본 논문에서는 신호전이그래프(STG: Signal Transition Graph)[3]를 이용하여 설계되는 속도독립회로를 대상으로 한다. 신호전이그래프는 사건에 기반을 둔 비동기회로의 기술방법이다. 신호전이그래프의 상태변수는 모든 입력변수와 출력변수의 원체로 구성된다. 따라서 안정상태에서 발생한 고장에 대해서는 회로의 입력과 출력을 관찰함으로써 쉽게 검사할 수 있다. 속도독립회로 테스팅의 문제점은 1) 불안정상태와

2) 내부변수에서 발생하는 고장의 검출에 있다. 이러한 고장들이 정상회로와 다른 안정상태로 유도할 때 회로의 입력변수와 출력변수를 관측함으로써 검출할 수 있다. 그러나 레이스가 발생하여 이러한 고장들이 정상회로와 동일한 안정상태로 유도할 때에는 이러한 고장을 검출할 수 없다[1][6].

본 논문에서는 신호진이 그래프를 이용하여 합성된 속도독립회로에서 단일고착고장에 의해 발생하는 고장 특성을 다루고, 고장검출을 불가능하게 하는 레이스의 발생조건을 다룬다. 이러한 레이스를 갖는 비검출단일고착고장 발생조건을 이용하여 단일고착고장에 대해 완벽한 테스팅을 보장하는 방법론을 제안한다. 이 제안된 방법론은 만족하는 속도독립회로는 모든 단일고착고장을 검출할 수 있다.

2. 속도독립순차회로

속도독립순차회로는 SOP형태의 2단 로직으로 구성된 조합회로와 그 출력을 입력으로 하는 C-소자로 구성된다. 각 게이트는 고장이 없음을 가정하고 대상고장은 배선에서 발생할 수 있는 단일고착고장이다. 속도독립회로에서 사용되는 게이트는 AND, OR, C-소자이며, 게이트들의 입력 단에 inverter를 허용한다.

조합회로부분에서 발생하는 고장들은 이전까지 연구된 방법들, boolean difference, PODEM, D-알고리즘, FAN등의 방법에 의해서 점출이 가능하다고 가정한다. 따라서 속도독립회로에서 추가로 다루어져야 할 부분은 C-소자의 특성에 의해서 조합회로에서 점출된 고장을 점출할 수 없는 경우이다. 이러한 경우를 다음 장에서 다룬다.

3. 레이스

속도독립회로의 합성과정에서 레이스가 없는 상태할당에 의해서 모든 레이스가 제거될 수 있다. 그러나 정상회로에서는 레이스가 발생하지 않는 회로에서도 고장회로에서는 고장에 의한 레이스가 발생할 수 있다. 고장회로에 발생한 레이스는 그 고장의 효과관측을 불가능하게 할 수 있으므로 반드시 고려되어야 한다. 이러한 레이스는 비동기회로 테스팅을 어렵게 만드는 요인중의 하나이다.

정의 1. (레이스조건)[10] 어떤 전이에서 두 개 이상의 상태변수가 변해야하는 상황을 레이스조건이라 한다.

회로의 정상동작이 레이스의 결과에 영향을 받으면 그 레이스를 결정적레이스라 한다. 이와 다르게 레이스의 결과에 상관없이 회로가 정상적으로 동작하면 비결정적레이스라 한다[10]. 단일고착고장으로 인해 발생한 비결정적레이스는 유도되는 최종안정상태와 정상회로의 안정상태가 같기 때문에 그 고장의 효과를 관측

할 수 없다. 결정적레이스의 경우에, 레이스의 결과로 유도되는 최종안정상태가 정상회로와 다를 경우에는 출력변수를 관측함으로써 그 고장을 검출할 수 있다.

본 논문에서 대상으로 하는 고장은 C-소자의 출력값을 변화시키는 단일고착고장으로 한다. C-소자의 출력값을 변화시키지 않는 무해고장은 제외된다. 본 논문에서는 편의상 현재상태와 다음상태를 $X = (x_1, x_2, \dots, x_n)$ 과 $X' = (x'_1, x'_2, \dots, x'_n)$ 로 표기한다. \hat{X} 과 \hat{X}' 는 X 와 X' 의 고장상태를 나타낸다.

성질 1. 어떤 상태 X 와 다음상태 X' 가 $X \oplus X' \leq 1$, 즉, $\sum_i x_i \oplus x'_i \leq 1$ 을 만족하면 그 상태할당은 레이스가 없다.

레이스를 형성하기 위해서는 동시에 적어도 두 개 이상의 변수의 값이 변해야한다. 속도독립회로를 기술한 병행흐름표(CFT: Concurrent Flow Table)는 한번에 오직 한 개의 상태변수가 변한다. 따라서 상태전이 그래프에서 유도된 병행흐름표는 항상 성질 1을 만족한다.

성질 2. 어떤 단일고착고장이 발생하면 $X \oplus \hat{X} = 1$. 즉, $\sum_i x_i \oplus \hat{x}_i = 1$ 이다.

어떤 단일고착고장은 한 변수에만 영향을 미칠 수 있다. 따라서 안정상태에서 발생한 고장은 상태 X 가 다음상태 X' 과 같기 때문에 $\hat{X}' \oplus X = 1$ 로 레이스를 유발할 수 없다. 결과적으로 안정상태에서 발생한 단일고착고장은 레이스를 유발할 수 없고 오직 불안정상태에서만 레이스를 발생시킬 수 있다. 따라서 본 논문에서는 불안정상태에서의 고장에 의한 레이스발생만을 고려한다.

성질 3. 어떤 상태 X 와 X' 에서 $x_i \neq x'_i$, $x'_i \neq \hat{x}_i$, $i \neq j$ 을 만족하면 $X \oplus \hat{X}' \geq 2$, 즉, $\sum_i x_i \oplus \hat{x}'_i \geq 2$ 이다.

성질 3은 고장회로에서 레이스를 형성하기 위한 조건이다. 단일고착고장에 의하여 레이스를 발생시키기 위해서는 현재상태 X 와 고장다음상태 \hat{X}' 의 거리가 2 이상이 되어야 한다. 성질 1과 성질 2에 의해서 병행흐름표에서는 현재상태와 고장다음상태의 최대 거리는 2이다. 성질 1에 의해 불안정현재상태 X 는 다음상태 X' 와 i 번째 변수만 다른 값을 갖는다. 성질 2에 의해 오직 j 번째 변수에만 고장이 발생하고 $i \neq j$ 이면, 불안정현재상태 X 와 고장다음상태 \hat{X}' 의 거리는 2가 된다.

4. 비검출단일고착고장

전장에서 단일고착고장에 의해서 레이스가 발생할

수 있는 조건에 대하여 알아보았다. 본 장에서는 이 조건을 이용하여 고장효과를 판축할 수 없게 만드는 레이스를 발생시키는 비검출단일고작고장 발생조건을 검출한다.

정의 2. (비검출단일고작고장) 다음의 조건들을 만족하는 고장회로는 검출할 수 없는 고장, 비검출단일고작고장을 갖는다.

1. 고장발생상: 성질 2를 만족하는 고장이 상태 X 에 존재한다
2. 비결정성: 상태 X 에서 시작되는 고장전이가 정상 전이와 동일한 안정상태를 한 개 이상 갖는다.

정의 2를 만족하는 고장회로는 출력변수를 판축함으로써 검출할 수 없는 고장을 갖는다.

정리 1. 정의 2를 만족하지 않는 고장회로는 비검출단일고작고장을 갖지 않는다.

정리 1의 증명은 정의 2로부터 자연스럽기 때문에 생략한다.

정리 2. 어떤 비동기회로가 비검출단일고작고장을 갖지 않으면 그 회로는 모든 단일고작고장을 검출할 수 있다.

증명) 다음의 두 경우를 고려해보자. 1) 안정상태에서 고장이 발생한 경우와 2) 불안정상태에서 고장이 발생한 경우. 1)의 경우에는 출력 값이 항상 정상회로의 출력 값과 다르기 때문에 그 고장을 검출할 수 있다. 2)의 경우에는 고장이 a) 정상회로와 같은 출력 값과 b) 정상회로와 다른 출력 값으로 그 영향을 미칠 수 있다. a)의 경우는 비검출단일고작고장의 범주에 들기 때문에 가정에 위배된다. b)의 경우는 1)의 경우와 같다.

5. 알고리즘

알고리즘 1은 비검출단일고작고장을 조사하기 위해 본 논문에서 제안된 알고리즘이다. FG()과 NC(X, x_i)는 정의 2의 고장발생성과 비결정성을 구현한 것이다.

FG()는 정의 2의 고장발생성조건을 조사하는 것이다. 그림 1, 2, 3의 회로에 대해 고찰해보자. (11-11)상태인 경우, x_1, k_{11} 과 k_{12} 는 각각 0, 0과 1이 되고, f_{11} 과 f_{12} 는 모두 0이 된다. \bar{x}_1 이 1이기 때문에 x_1 는 고장발생성을 만족하지 않는다. 다음 변수 x_2 의 경우에는 k_{21} 과 k_{22} 는 1과 0이고 f_{21} 과 f_{22} 는 0과 1이 된다. 이는 $f_{21} = \bar{x}_2 = 0$ 을 만족하며, 단일고작고장이 A_{out} 을 1로부터 0으로 변화시킬 수 있음을 의미한다. (11-11)상태의 FG() 적용결과는 단일고작고장에 의해 현재상태 (11)의 다음상태 (01)가 (00)로 변화할 수 있다는 것이다. 병행흐름표의 모든 상태를 FG()에 적용하면 정의 2의 고장발생성을 만족하는 모든 상태들

과 변수들을 찾을 수 있다.

고장발생성을 만족하는 상태들에 대하여 그 고장의 효과가 출력에서 판측이 가능한지를 알아보아야 한다 즉, 고장다음상태로 도달하는 과정에서 정상회로의 안정상태와 같은 상태가 존재하는지를 조사하여야 한다. 이를 조사하는 것이 NC(X, x_i)이다. 위의 예제에서 정상전이는 $(11 \rightarrow 01 \rightarrow 01)$ 이며 최종안정상태 Z 는 (01)이다. x_2 에 고장이 발생하면 A_{out} 과 R_{out} 의 자연차이에 의해서 고장전이가 결정된다. R_{out} 가 A_{out} 보다 빨리 변화되면 고장전이는 $(11 \rightarrow 01 \rightarrow 01)$ 이 되고 그 반대의 경우에는 $(11 \rightarrow 10 \rightarrow 11 \rightarrow 10 \rightarrow \dots)$ 이 된다. 첫 번째의 경우에는 정의 2의 두 번째 조건인 비결정성을 만족한다. 이러한 경우에는 회로의 출력 판측을 통해서는 그 고장의 유무를 판별할 수 없다. 두 번째의 경우는 고장에 의해서 상태진동이 발생한 경우이다. 이 경우에는 회로의 출력이 정상회로와 다르기 때문에 그 고장의 유무를 판정할 수 있다. 비동기회로의 상태진동과 고장에 관한 연구는 [1][7]에서 다루어졌다.

알고리즘 1

입력 : 병행흐름표

출력 : 비검출단일고작고장 조건을 만족하는 상태

$k_a, k_b : C$ -소자의 set, reset 변수

$X = (x_1, x_2, \dots, x_n, \dots, x_n)$

$\bar{X} = (\bar{x}_1, \bar{x}_2, \dots, \bar{x}_n, \dots, \bar{x}_n)$

Function FG()

for all X do

$$f_{12} = k_{11} \cdot k_{12} + (k_{11} + k_{12}) \cdot x_1$$

$$f_{11} = \bar{k}_{11} \cdot k_{12} + (\bar{k}_{11} + k_{12}) \cdot x_1$$

if ($\bar{x}_1 == f_{11}$)

return(X, x_1)

else if ($\bar{x}_1 == f_{12}$)

return(X, x_1)

endif

endfor

Function NC(X, x_i)

$f/Z = (X \rightarrow X \rightarrow \dots \rightarrow Z)$

$f/Z = (X \rightarrow \dots \rightarrow \bar{X} \rightarrow \dots \rightarrow Z) = (t_1 \rightarrow t_2 \rightarrow \dots \rightarrow t_n)$

for all $f_i, i=2$ to n

if ($t_i == Z$)

return(X)

else

$i = i + 1$

endif

endfor

표 1은 그림 1의 회로의 불안정상태들을 나타낸 것이다. 불안정상태 ⑤와 ⑥은 고장회로에서 비검출단일고작고장의 조건을 만족한다. 따라서 이러한 상태는 완전한 테스트팅을 위해서 제거되거나 피해야 한다.

6. 결론 및 향후과제

신호전이그래프를 이용하여 합성되는 속도독립회로는 상태변수들이 모든 입력변수와 출력변수의 연쇄로 구성되기 때문에 테스팅의 많은 장점을 내포하고 있다. 그러나 속도독립회로 테스팅의 주요한 문제점중의 하나는 외부에서 관측이 불가능한 불안정상태의 존재이다. 이에 본 논문에서는 불안정상태에서 발생한 고장이 비검출단일고장이 되는 경우를 살펴보았다. 이 고장을 선별하는 과정은 1) 고장발생검사와 2) 비결정성검사로 구성된다. 본 논문에서 제안된 방법론은 불안정상태에서 발생한 고장이 레이스를 유발하여 그 고장효과가 외부에서 관측 불가능한 비검출단일고장으로 겸출할 수 있다.

알고리즘의 효율성과 자동화도구의 제작은 향후과제로 한다.

참고문헌

- [1] P. A. Beerel, "CAD Tools for the Synthesis, Verification, and Testability of Robust Asynchronous Circuits", Phd thesis, Stanford University, 1994.
- [2] P. A. Beerel and T. H.-Y. Meng, "Testability of Asynchronous Self-timed Control Circuits with Delay Assumptions", In proc. of 28th ACM/IEEE Design Automation Conference, 1991.
- [3] T.-A. Chu, "Synthesis of Self-timed VLSI Circuits from Graph-theoretic Specification", Phd thesis, Massachusetts Institute of Technology, 1987.
- [4] H. Hulggaard, S. M. Burns, and G. Borriello, "Testing asynchronous circuits: A survey", TR:94-03-06, Univ. of Washington, 1994.
- [5] T. H.-Y. Meng, R. W. Broderson, and D. G. Messerchmitt, "Automatic Synthesis of Asynchronous Circuits from High-level Specifications", IEEE Trans. on Computer-Aided Design, Vol. 8, Nov., 1989.
- [6] E. Oh and D.-I. Lee, "Redundant Fault Effect Characterization of Asynchronous Circuits in Signal Transition Graph", To appear in proc. of ITC-CSCC'98, 1998.
- [7] E. Oh and D.-I. Lee, "Fault Effect Characterization of Asynchronous Circuits in Signal Transition Graph", Submitted to ISSS'98, 1998.
- [8] M.-D. Shieh, "Design and Synthesis of Testable Asynchronous Sequential Logic Circuits", Phd thesis, Michigan State University, 1993.
- [9] C. L. Seitz and W.-K. Su, "A Family of Routing and Communication Chips Based on the Mosaic", In proc. of the 1993 Symposium on Research on Integrated Systems, The MIT Press, 1993.
- [10] S. H. Unger, "Asynchronous Sequential Switching Circuits", Wiley-Interscience, 1969.




그림 1. 신호전이그래프와 속도독립회로

Rout	Aout	Rin	Ain
00	00	00	10
01	00	00	01
11	11	01	01
10	--	--	11

$$R_{out} = \overline{R_{out}} \cdot S_{out} + (\overline{R_{out}} + S_{out}) R_{out}$$

$$A_{out} = \overline{R_{out}} \cdot S_{out} + (R_{out} + S_{out}) A_{out}$$

그림 2. 경상회로의 병행흐름도

S_Rout	R_Rout	Rin	Ain	Rout	Aout	Rin	Ain
00	00	00	10	00	01	00	00
01	00	01	01	00	01	01	00
11	00	01	01	00	11	11	10
10	00	00	10	00	11	10	10

(a) Reset input (b) Set input

$$(a) R_{R_{out}} = A_{in} A_{out}, \quad S_{R_{out}} = R_{in} \overline{A}_{in} \overline{A}_{out}$$

$$(b) R_{A_{out}} = R_{in} A_{in}, \quad S_{A_{out}} = R_{out}$$

표 1. 그림 2의 알고리즘 1 적용 결과

index	X_i	X'_i	고장 발생성		비결정성
			\hat{X}'_i	고장	
①	00	10	-	-	-
②	01	00	10	$x_1 s-a-1$	X
③	01	00	-	-	-
④	11	01	-	-	-
⑤	11	01	00	$x_2 s-a-0$	O
⑥	10	11	01	$x_1 s-a-0$	O
⑦	10	11	-	-	-