

동적전압보상기를 위한 시간지연을 고려한 디지털 제어기 설계

김효성*, 이상준**, 설승기**

*천안공업대학 제어계측과, **서울대학교 전기전자공학부

Design of A Digital Controller with Time Delay for Dynamic Voltage Restorers

Hyosung Kim*, Sang-Joon Lee**, and Seung-Ki Sul**

*Cheonan Technical College, **Seoul National University

ABSTRACT

On analyzing the power circuit of a DVR system, control limitations and control targets are presented for the voltage compensation in DVRs. The control delay in digital controllers increases the dimension of the system transfer function one degree higher which makes the control system more complicate and more unstable. Based on the power stage analysis, a novel controller for the compensation voltages in DVRs is proposed by a feedforward control scheme. Proposed controller works well with the time delay in the digital control system. This paper also proposes a guide line to design the control gain, appropriate output filter parameters and inverter switching frequency for DVRs in digital controllers. Proposed theory is verified by an experimental DVR system with a typical digital controller.

1. 서 론

동적전압보상기(DVR)는 순시전압강하(sags) 또는 순시전압상승(swell)으로부터 발생되는 전압품질저하를 보상해 줄 수 있는 효과적인 수단으로 인정되고 있다. DVR의 제어계통은 그림 1에 보인 바와 같이, 기준보상전압 결정과 보상전압 제어의 두 부분으로 나누어 볼 수 있다.

기준보상전압을 결정하기 위해서는 각 상전압의 크기뿐 만 아니라, 전압의 평형, 위상의 편이, 주파수의 변화 등 삼상 전압 전체의 상황을 고려해야만 한다. 기존에는 d-q-0 변환과 PLL을 사용하여 기준보상전압을 결정하는 방법이 많이 연구되어 왔으며^{[1][2]}, PQR 변환과 Reference Wave Generator (RWG)를 사용하여 과도상태가 없이 정밀하게 기준보상전압을 결정하는 방법도 발표된 바 있다^[3].

전압제어에 관하여 지금까지 연구되고 있는 내용을 검토하면 대략 다음과 같다. 인버터의 교류출력전압을 제어하기 위하여 데드비트 전압제어방식이 사용되었으나, 정현적인 출력의 경우로 제한되었다^{[5][6]}. 삼각파 비교전압제어기의 속응성을 개선하기 위하여 전압 대신 LC 출력 필터의 커파시터 전류를 사용한 피드백제어가 제안되었다^[7]. DVR에서의 전압제어를 위하여 외측 전압제어기에 내측 전류제어기를 직렬연결(Cascade)한 방법이




그림. 1 DVR 제어 계통의 개념도.
Fig. 1 Macro scope of a DVR control system.

제안되었으나, 내측 전류제어기의 제어 대역폭(Bandwidth)에 따라 외측 전압제어기의 제어 대역폭이 더욱 좁아지는 관계로 제어 동특성의 개선에 한계가 있었다^[8]. 이를 개선하기 위하여 전압과 전류를 동시에 피드백제어하는 방법도 시도되었으나 DVR의 제어에 기대한 성공은 거두지 못하였다^[9].

보상전압을 합성하는데 있어서 또 하나의 중요한 제한조건은 DVR 제어 계통의 시간지연(Time Delay) 문제이다. 능동형 전력필터(Active Power Filter; APF)의 보상 전류 제어에서 시간지연 문제는 일찍부터 논의가 되어 왔으며,¹⁾ 마이크로프로세서를 기본으로 하는 디지털 제어계통의 샘플링 주기에 의한 지연,²⁾ 보상기준이 시변 함수인 경우 PI제어기가 더 이상 적절한 제어기가 되지 못하는 점, 그리고³⁾ DVR 인버터의 비선형성 등에 관하여 연구되어 왔다^[10].

본 논문에서는 DVR의 보상전압을 제어 출력하기 위한 우수한 제어기를 제안한다. 제안된 보상전압 제어기는 정상상태 및 과도상태에서 우수한 특성을 갖는다. 제어 대역폭은 DVR 시스템의 물리적 한계인 LC 출력필터의 차단(Cut-off)주파수까지 넓혀진다. 제어시스템의 감쇄(Damping)계수와 시간지연과의 관계를 분석하고, 필터의 컷오프 주파수와 인버터 스위칭 주파수와의 관계를 분석하여 제어시스템의 시간지연을 고려한 제어계인 설계를 수행한다. 제안된 이론을 검증하기 위하여 TMS320VC33 프로세서를 장착한 DSP 보드로 제어 되는 DVR 시스템을 제작하여 실험을 한다.

2. DVR의 전력회로 및 제어목표

2.1 DVR의 전력회로 해석

그림 2에 DVR의 전력회로에 대한 블록도를 보인다. DVR의 개루프 전달함수는 식(1)과 같다.

$$\frac{V_{scap}}{V_{sinv}} = \frac{1}{s^2 L_f C_f + s R_f C_f + 1} \quad (1)$$

단,

$$\omega_f = \frac{1}{\sqrt{L_f C_f}}, \quad \zeta_f = \frac{R_f}{2} \sqrt{\frac{C_f}{L_f}}.$$




그림2 동적전압보상기의 전력회로에 대한 블록도.

Fig. 2 Block diagram of a DVR.

기준 전압에 대한 계단응답의 오버슈트는 식(2)와 같다.

$$\text{pu over shoot} = \frac{1}{2\zeta_f \sqrt{1 - \zeta_f^2}}. \quad (2)$$

한편, 부하전류의 외란에 대한 출력전압의 전달함수는 식(3)과 같다.

$$\frac{V_{scap}}{V_{sinv}} = \frac{R_f + sL_f}{s^2 L_f C_f + s R_f C_f + 1}. \quad (3)$$

부하전류의 외란에 대한 출력전압 응답은 $R_f + sL_f$ 에 관련하여 발생한다.

2.2 DVR제어 설계시 제한조건

DVR 시스템의 전압응답성을 개선시키고 부하전류에 의한 외란을 배제하기 위하여 적절한 제어기의 설계가 요구된다. 전압제어기와 전류외란제어기의 이상적인 제어목표는 각각,

$$\frac{V_{scap}}{V_{scap}^*} = 1$$

$$\frac{V_{scap}}{I_{load}} = 0$$

이 될 것이다.

우선 기준전압에 대한 전압제어기의 경우를 살펴보자. 식(1)에서 전압 전달함수의 특성식이 출력단 필터 요소에 따른 2차 응답의 형태를 있으므로 물리적으로 $\omega > \omega_f$ 의 주파수 조건에서 인버터의 출력이 40dB/dec의 비율로 감쇄되는 것을 피할 수 없다. 따라서 어떠한 DVR 제어기의 설계에 있어서도 폐루프(Closed Loop) 전달함수의 주파수 대역은 $\omega \leq \omega_f$ 로 제한을 받는다.

2.3 제어목표

따라서 현실적인 제어목표로서 다음 식(4)와 같은 2차 응답을 생각해 볼 수 있다.

$$\frac{V_{scap}}{V_{scap}^*} = \frac{\omega_c^2}{s^2 + 2\zeta_c \omega_c s + \omega_c^2} \quad (4)$$

식(4)에서 ω_c, ζ_c 를 선택할 수 있다면 원하는 감쇄계수와 원하는 제어 대역폭을 갖는 계통의 구성이 가능하다. 이상적으로 $\omega_c = \omega_f, \zeta_c = 1$ 이 되는 제어기 구조와 제어기 이득(Gain)을 찾는다면 DVR의 물리적 한계 내에서 최대한의 제어 대역폭을 갖는 DVR제어기의 설계가 가능할 것이다.

2.4 시간 지연요소가 있는 경우의 제어목표

이산 제어계통에서는 샘플링 주기 T_{samp} 로 인하여 신호 검출로부터 제어출력까지는 항상 T_{samp} 의 시간적인 지연이 발생한다. 이 외에도 센서로부터 검출된 신호의 송신지연 등에 따른 시간 지연 요소가 추가적으로 존재한다. 이러한 시간 지연요소를 고려한 개루프의 블록도는 그림 3과 같다.

그림 3에서 시간지연요소의 전달함수는 다음과 같이 근사적으로 선형화 시킬 수 있다.

$$L[\mathcal{A}(t - T_d)] = \frac{1}{1 + sT_d} F(s) \quad (5)$$

식(5)로 선형 근사화 시킨 지연요소를 포함하는 DVR 시스템의 개루프 전달함수는 식(6)으로 표현된다.

$$\frac{V_{scap}}{V_{scap}^*} = \frac{1}{1 + sT_d} \frac{1}{s^2 + 2\zeta_c \omega_c s + \omega_c^2} \quad (6)$$

단,

$$\omega_f = \frac{1}{\sqrt{L_f C_f}}, \quad \zeta_f = \frac{R_f}{2} \sqrt{\frac{C_f}{L_f}}.$$

식(6)에서 알 수 있는 것처럼 시간 지연요소를 포함하는 DVR 시스템의 개루프 전달함수는 LC필터에 의한 2차 응답의 특성식에 시간 지연요소에 의한 극(Pole)이 추가되는 3차 응답형 시스템이 된다. 여기서 주시해야 할 물리적 의미 중의 하나는 어떠한 제어기를 사용하더라도 시스템의 시간 지연요소의 값 T_d 를 줄일 수는 없다는 것이다. 또한 $\omega_c \leq \omega_f$ 의 주파수 영역에서만 DVR의 제어가 가능하다는 점이다. 그러나 적절한 제어기 설계를 통하여 폐루프 전달함수의 2차 응답 감쇄계수를 LC 필터의 감쇄계수보다 높게 제어할 수 있다.




그림 3 시간지연요소를 고려한 DVR시스템의 개루프 블록도.
Fig. 3 Open-loop block diagram for a DVR system included with time delay.

3. 제어기 설계

이상의 물리적 의미를 고려하여 시간 지연요소를 포함하는 DVR 시스템에 대하여 전향보상기에 의한 제어 블록도를 그림 4와 같이 제안한다. 제어시스템의 페루프 전달함수를 구하여 보기로 한다.

3.1 부하전압 제어

$I_{load}=0$, 인버터의 이득을 단순히 $PWM=1$ 이라고 가정하면 기준전압에 대한 응답은,

$$\frac{V_{scap}}{V_{scap}^*} = \frac{1}{1+sT_d} \cdot \frac{1}{(s^2L_fC_f + sR_fC_f + 1) - sC_fG_{ffs}/(1+sT_d)} \quad (7)$$

페루프 전달함수의 시간지연을 개루프 전달함수의 시간지연과 같게 하는 경우,

$$G_{ffs} = -(aR_f)(1+sT_d) = -aR_f - s(aR_f T_d) \quad (8)$$

로 하면 2차 응답의 제어 감쇄계수를 원하는 대로 조정할 수 있다. 즉,

$$\zeta_c = (1+a) \frac{R_f}{2} \sqrt{\frac{C_f}{L_f}} = (1+a) \zeta_f \quad (9)$$

가 된다.

3.2 부하전류외란 제거

$V_{scap}^*=0$, $PWM=1$ 이라고 가정하면,

$$\frac{V_{scap}}{I_{load}} = \frac{1}{1+sT_d} \cdot \frac{G_{ffL} + G_{ffs} - (R_f s L_f)(1+sT_d)}{(s^2 L_f C_f + s R_f C_f + 1) - s C_f G_{ffs}/(1+sT_d)} \quad (10)$$

부하전류에 따른 외란을 억제하기 위하여,

$$G_{ffL} = (R_f + S L_f (1+sT_d)) - G_{ffs} \\ = s^2 L_f T_d + s[(1+a)R_f T_d + L_f] + (1+a)R_f \quad (11)$$

로 하면 되지만, 디지털 제어기에서 2차 미분을 구하는 데에 실제적으로 어려움이 따르므로 이를 무시하면,

$$G_{ffL} = s[(1+a)R_f T_d + L_f] + (1+a)R_f \quad (12)$$




그림 4 시간 지연요소를 포함하는 DVR 시스템의 전향보상기에 의한 제어 블록도.

Fig. 4 Block diagram of the proposed novel controller for a DVR system included with time delay.

로 근사적으로 결정할 수 있다.

3.3 시간지연요소와 감쇄계수와의 관계

식(8)에서 감쇄계수만을 고려하여 $G_{ffs} = -aR_f$ 인 경우를 생각하면 그림 4의 블록도에서 출력전압은 $sC_f \cdot G_{ffs} = -s(aR_f C_f)$ 의 미분보상요소가 가해져서 피드포워드 제어됨을 알 수 있다. 다시 말해 G_{ffs} 는 출력전압의 급격한 변화를 억제하는 피드포워드 미분제어요소로 동작한다. 제어시스템에 시간지연요소가 없는 경우 이러한 미분제어요소는 시스템의 진동을 억제하는 기능을 갖는다.

그림 5에 아날로그 제어기를 사용하여 시스템의 감쇄계수를 1.0으로 하였을 경우 DVR 시스템의 응답을 보인다. 그림에서 위창의 파형은 기준전압과 출력전압을 보이고 아래창의 파형은 제어전압과 출력전압을 보인다. 기준전압은 통상적으로 60Hz의 정현파형이 되지만 시간축의 스케일(Scale)을 작게 잡으면 그림과 같이 거의 스텝응답으로 볼 수 있다.

그림 5에서 제어전압의 파형을 보면 초기에는 기준전압에 해당되는 전압을 출력하지만 출력전압이 상승함에 따라 급격히 전압을 낮추어 출력전압의 상승을 억제하다가 서서히 출력전압과 같은 값으로 수렴한 후 기준전압을 추종하여 감을 알 수 있다. 이는 출력전압의 기울기에 따라 피드포워드제어 되는 미분제어요소의 특성이 반영되어 나타나는 것이다. 감쇄계수의 크기와 상관없이 제어전압의 진동억제력이 가장 크게 발생하는 시점은 기준전압의 급변 후 약 $T_f/6$ 의 시점이다.

이와 같이 감쇄력은 스텝응답의 초기 조건에서 신속히 동작하여야 하는데 제어시스템에 시간지연이 발생하는 경우는 이와 같은 응답을 기대할 수 없게 된다. 예를 들어 그림 6과 같이 제어시스템의 시간 지연이 약 $T_f/6$ 의 시간 지연을 갖는 경우에 대한 시스템의 응답을 보자.




그림 5 시간지연이 없는 경우 아날로그 제어기에 의한 DVR의 응답 특성, $\xi=1.0$.

Fig. 5 Voltage response of an analog controlled DVR without time delay; $\xi=1.0$.




그림 6 시간지연이 $T_f/6$ 인 경우 아날로그 제어기에 의한 DVR의 응답 특성, $\xi=1.0$.

Fig. 6 Voltage response of an analog controlled DVR with time delay of $T_f/6$, $\xi=1.0$.

이 때 기준전압이 가해진 후 $T_f/6$ 후에 최초의 제어전압이 가해지며 출력전압도 그에 따라 상승하기 시작한다. 제어시스템에서는 항상 $T_f/6$ 의 시간 지연이 발생하므로 출력전압을 검출하여 미분제어기로 제어하기까지에는 $T_f/6$ 의 시간 지연이 지속적으로 발생한다. 따라서 미분제어기의 출력이 오히려 출력전압의 진동을 증폭하고 있다.

시스템의 감쇄계수를 낮추어 줌으로써 이러한 문제를 해결할 수 있다. 안정된 응답을 갖는 시스템의 감쇄계수는 식(13)으로 실험적으로 결정할 수 있다.

$$\zeta_c^* \leq \frac{T_f}{12T_d} \quad (13)$$

3.4 인버터의 스위칭 주파수와 필터의 공진 주파수

인버터의 스위칭 주파수는 제어시스템의 추가적인 시간 지연요소가 된다. 정상적인 감쇄력을 얻기 위해서는 최초의 인버터 PWM출력이 출력된 후 적어도 $T_f/6$ 시간 이내에 미분제어기의 출력이 확보된 인버터의 PWM출력이 발생하여야 한다. 따라서 인버터의 임계스위칭 주파수는 식(14)와 같이 된다. 인버터의 스위칭 주파수가 이보다 크면 DVR 시스템의 안정된 특성은 보장이 된다.

$$f_{sw}^* \geq \frac{6}{T_f} \quad (14)$$

4. 실험결과

4.1 실험조건

제안된 DVR 보상전압제어 알고리즘을 검증하기 위하여 실험을 수행하였다. 그림 7에 실험에 사용한 DVR 시스템의 구성을 보인다. 전원측 정격전압은 220Vrms/60Hz 이다. 프로그래머블 전원장치인 ELGAR사의 SW5250A에 의해 50%의 삼상 새그가 발생된다. 새그는 측정의 편의상 50ms동안 지속되도록 하였다. 표1에 실험조건을 보인다.




그림 7 DVR 실험장치 구성도.
Fig. 7 Experimental DVR system with DSP control board.

표1. 실험조건

T_{samp}	100 msec
f_{sw}	10 kHz
R_{Load}	40 Ω
R_f	0.4 Ω
C_f	80 μF
L_f	400 μH
ω_f	$2\pi(890\text{Hz})$

4.2 실험결과

그림 8에 제안된 제어기를 사용한 DVR 시스템의 실현 과형을 보인다. 각 상의 보상전압 제어는 독립적으로 이루어지므로, 편의상 a상의 전압에 대하여만 측정을 하였다. 그림 8의 위쪽 창의 과형은 기준 보상전압과 출력보상전압의 과형을 비교적 긴 시간대에서 보여주며, 아래쪽 창의 과형은 기준보상전압이 급격히 변한 시점에서 두 실험 과형을 비교적 짧은 시간 축에서 자세히 보여 준다. 실험결과에서 알 수 있듯이 보상전압 과형이 오버슈트가 거의 없이 기준보상전압을 잘 추종하고 있다. 기준보상전압이 급격히 상승하는 순간에 보상전압 과형이 약 500μsec의 시간 지연을 갖고 기준보상전압을 따라가고 있음을 볼 수 있다. 이는 디지털제어기의 샘플링에 의한 시간지연과 인버터 스위칭 주기의 반에 해당하는 시간지연, 그리고 LC필터에 의한 시간지연 효과 등에 의해 발생된 것으로서 과도상태에서 시스템의 진동을 야기하는 것이지만 실험과형에서 볼 수 있듯이 보상전압 과형에는 진동이 전혀 나타나지 않음을 볼 수 있다.




그림 8 디지털 제어방식의 DVR 보상전압 출력 과정; $T_f / 12$; $f_{sw}=10kHz$, $\xi=0.5$.
Fig. 8 Experimental voltage response of an digital controlled DVR with time delay of $T_f / 12$; $f_{sw}=10kHz$, $\xi=0.5$.

5. 결 론

본 논문은 DVR의 보상전압제어를 위한 우수한 성능의 디지털제어기를 제안하였다. DVR 시스템의 전력회로를 분석하여 DVR의 운전 한계를 파악하였고, 그에 따라 DVR의 보상전압제어를 위한 이상적인 제어 목표를 수립하였다. 수립된 보상전압제어기의 제어목표를 달성하기 위하여 피드포워드 개념의 제어기 구조를 제시하였고 제안된 제어시스템의 전달함수 해석을 통하여 제어 이득을 결정하는 방법을 제시하였다. 디지털 제어기의 시간지연을 고려한 제어 이득의 설정을 통하여 제어기의 시간지연에 의한 시스템의 불안정성이나 응답의 오버슈트(Over Shoot)를 현격히 감소시켰고 부하전류에 의한 외란을 완벽히 제거하다. 또한 인버터의 스위칭 주파수를 고려한 필터설계 지침을 마련하여 DVR 시스템의 종합적인 설계방법을 제시하였다.

본 연구는 기초전력공학공동연구소의 전략과제 (02-전-01)와 이화전기(주)의 지원에 의해 수행 되었음

- [3] S.J. Lee, S.K. Sul, H. Kim, and F. Blaabjerg, The Novel Control Algorithm for Static Series Compensators by use of PQR Power Theory , Submitted to IEEE Trans. Power Electronics.
- [4] S.Buso, L.Malesani, P.Mattavelli, Comparison of Current Control Techniques for Active Filter Applications, IEEE Trans. Industrial Electronics, vol. 45, no. 5, pp. 722-729, Oct. 1998.
- [5] T. Kawabata, T. Miyashita, Y. Yamamoto, Digital Control of Three-Phase PWM Inverter with LC Filter, IEEE Trans. Power Electronics, vol. 6, no. 1, pp. 62-72, Jan. 1991.
- [6] O. Kueker, Deadbeat Control of a Three-Phase Inverter with an Output LC Filter, IEEE Trans. Power Electronics, vol. 11, no. 1, pp. 16-23, Jan. 1996.
- [7] M. Ryan, D. Lorenz, A Synchronous-Frame Controller for a Single-Phase Sine Wave Inverter, Conf. Rec. IEEE-APEC Ann. Meeting, pp. 813-819, 1997.
- [8] S. Lee Y. Chae, J. Cho, G. Choe, H. Mok, D. Jang, A New Control Strategy for Instantaneous Voltage Compensator Using 3-Phase PWM Inverter, Conf. Rec. IEEE-PESC, 1998, pp. 248-254.
- [9] M.Vilathgamuwa, A. Perera, S. Choi, Performance Improvement of the Dynamic Voltage Restorer with Closed-Loop Load Voltage and Current-Mode Control, IEEE Trans. Power Electronics, vol. 17, no. 5, pp. 824-834, Sep. 2002.
- [10] S.Fukuda, Y.Fukuwara, H.Kamiya, An Adaptive Current Control Technique for Active Filters, Conf. Rec. IEEE-PCC2002, 2002, pp. 789-794.

참 고 문 헌

- [1] G. Joos, Three-Phase Static Series Voltage Regulator Control Algorithms for Dynamic Sag Compensation. Proc. of the IEEE International Symposium on Industrial Electronics (ISIE), 1999, pp. 515-520.
- [2] J. Nielson, F. Blaabjerg, N. Mohan, Control Strategies for Dynamic Voltage Restorer Compensating Voltage Sags with Phase Jump, Conf. Rec. IEEE-APEC Annu. Meeting, 2001, pp. 1267-1273.