Studies of Selectivity and RIE-lag in Deep Small Contact Hole Etching for Sub-100nm Devices

100nm급 이하 소자에서 Deep Small Contact Hole Etching시 선택비와 RIE-lag 에 관한 연구

  • Yeo, S.W. (Process Development Team, Semiconductor R&D Division, Samsung Electronics Co.,Ltd) ;
  • Jeon, J.S. (Process Development Team, Semiconductor R&D Division, Samsung Electronics Co.,Ltd) ;
  • Chi, K.K. (Process Development Team, Semiconductor R&D Division, Samsung Electronics Co.,Ltd) ;
  • Nam, B.Y. (Process Development Team, Semiconductor R&D Division, Samsung Electronics Co.,Ltd) ;
  • Kang, C.J. (Process Development Team, Semiconductor R&D Division, Samsung Electronics Co.,Ltd) ;
  • Han, W.S. (Process Development Team, Semiconductor R&D Division, Samsung Electronics Co.,Ltd) ;
  • Moon, J.T. (Process Development Team, Semiconductor R&D Division, Samsung Electronics Co.,Ltd)
  • 여상원 (삼성전자(주) 반도체연구소 공정개발팀) ;
  • 전정식 (삼성전자(주) 반도체연구소 공정개발팀) ;
  • 지경구 (삼성전자(주) 반도체연구소 공정개발팀) ;
  • 남병윤 (삼성전자(주) 반도체연구소 공정개발팀) ;
  • 강창진 (삼성전자(주) 반도체연구소 공정개발팀) ;
  • 한우성 (삼성전자(주) 반도체연구소 공정개발팀) ;
  • 문주태 (삼성전자(주) 반도체연구소 공정개발팀)
  • Published : 2002.06.27