Development of CPLD Technology Mapping Algorithm Improving Run-Time

수행시간을 개선한 CPLD 기술 매핑 알고리즘 개발

  • Youn, Choong-Mo (Dept of Information and Communication, Seo-il College) ;
  • Kim, Jang-Ok (Dept of Information and Communication, Seo-il College) ;
  • Kim, Jae-Jin (Dept of Computer Information Process, Keuk-dong College) ;
  • Park, Nam-Seo (Dept of Electronic Engineering, Chong-ju University)
  • 윤충모 (서일대학 정보통신과) ;
  • 김장욱 (서일대학 정보통신과) ;
  • 김재진 (극동정보대학 전산정보처리과) ;
  • 박남서 (청주대학교 전자공학과)
  • Published : 2002.04.12

Abstract

본 논문은 시간 제약 조건하에서 수행 시간을 개선한 CPLD 기술 매핑 알고리즘을 제안하였다. 제안된 기술 매핑 알고리즘은 주어진 시간 제약 조건을 고려하여 가장 빠른 시간에 기술 매핑을 수행 할 수 있도록 속도의 개선에 중점을 두었다. 입력된 회로를 DAG로 표현한 후 입력부터 출력의 방향으로 노드들을 검색하여 매핑 가능 클러스터를 생성한다. 생성된 매핑 가능 클러스터들 중에서 시간 제약 조건에 적합한 매핑 가능 클러스터를 선택하여 기술 매핑을 수행함으로서 전체 수행 시간이 다른 알고리즘에 비해 빠르게 수행된는 결과를 나타내었다.

Keywords