

전압제어루프를 고려한 부스트방식 역률개선회로의 안정도에 관한 연구

김철진, 장준영*, 지재근, 송요창*
한라대학교, (주)포스테크*

A Study on the stability of boost power factor correction circuit with voltage feedback loop

Cherl-Jin Kim, Jun-Young Jang*, Jae-geun Ji, Yo-Chang Song*
Halla University, Pos-tech*

Abstract - Switching power supply are widely used in many industrial field. Power factor correction(PFC) has become an increasingly necessary feature in new power supply designs. The power factor correction circuit using boost converter used in input of power source is studied in this paper. In a boost power factor correction circuit there are two feedback control loops, which are a current feedback loop and a voltage feedback loop.

In this paper, it is analyzed regulation performance of output voltage and compensator to improve of transient response that presented at continuous conduction mode(CCM) of boost PFC circuit.

The validity of designed boost PFC circuit is confirmed by simulation and experimental results.

1. 서 론

각종 전자·전기기기는 내부의 전자회로를 구동하기 위해 직류전원을 사용하고 있으며, 교류를 직류로 변환하는 정류회로를 필요로 하고 있다. 정류회로는 대부분 커패시터 입력방식을 채택하고 있기 때문에 상용전원의 퍼크치 부근의 짧은 기간동안만 정류기가 도통하여 폭이 좁은 펄스성 전류 파형을 발생하고 전자기기의 입력역률을 크게 저하시키며, 고조파 발생의 원인이 된다. 그 결과 전압왜곡이 발생하고 전력계통 설비를 비롯해 접속되는 기기의 동작에 악영향을 주는 외에 전력용 커패시터·변압기의 발열, 화재, 이상 음의 발생, 제어기기의 오동작, 또는 수명의 단축 등의 장해현상으로 나타나게 된다.

최근에는 IEC등을 중심으로 각국에서는 고조파에 대한 규제를 엄격히 적용하고 있다. 비선형 부하를 갖는 전력선의 경우에도 수동 저역필터를 사용해 고조파 성분을 제한해 왔으나 수동 역률 개선 방안으로 제거할 수 없는 전원계통의 전류 파형 왜곡현상과 고조파 문제가 존재하므로 능동 역률 보정이 보다 효과적인 대책이라 할 수 있다.[1]

이러한 문제점을 해결하는 방안으로 최근 DC-DC 컨버터를 이용한 역률개선회로가 개발되어서 스위칭 전원의 입력 단에 폭넓게 이용되기 시작했다. 역률개선회로는 입력전류의 파형이 입력전압의 파형에 추종하여 위상이 상호 일치하도록 하는 전류제어루프와 출력전압 안정화를 위한 전압제어루프로 구성된다.

본 연구에서는 도통시간 제어형 승압형 역률보상회로의 모델링과 소신호해석을 적용하여 연속도통모드에서 동작하는 부스트방식 역률개선회로를 대상으로 출력전압의 안정화를 위한 전압제어루프와 응답속도를 향상할 수 있는 보상회로에 관하여 분석하였다.[2]

2. 부스트 PFC 회로동작

그림 1은 부스트방식 역률개선회로의 동작원리를 나타낸 그림이다. 우선, 초기에 스위치가 오프 되어있다고 가정하면 인덕터 전류가 감소하여 영(zero)이 되는 순간 영전류 감지기(zero-current detector)가 래치를 셋(set)시키고, 이로 인해 스위치가 온 된다. 스위치가 온 되면 톰니파전압(v_{ramp})이 증가하게 되고, 톰니파 전압과 제어전압(v_c)이 같아지는 순간 비교기의 출력단자에 높은 전압이 인가되어 래치를 리셋(reset)시키고 이로 인해 스위치가 오프 된다. 스위치가 오프 되면 인덕터 전류가 감소하여 위의 동작을 반복하게 된다.




그림 1. 간략화된 부스트방식 역률개선회로

3. 모델해석

스위칭 주파수는 전원주파수보다 훨씬 높기 때문에 스위칭 주기 내에서 입력전압, 출력전압 및 제어전압이 일정하다고 가정하여 전원단과 변조기(modulator)의 평균화 모델을 다음과 같이 나타낼 수가 있다.

3.1 평균화 모델

그림 2는 인덕터를 포함한 PWM 스위치를 나타낸다. 그림 2의 b-a 양단전압의 평균값($V_{ba}(t)$)은 다음 식과 같이 표현할 수 있다.

$$V_{ba}(t) = (1-d) V_{ba}(t) \quad (1)$$

여기서, d 는 드티비, $V_{\text{av}}(t)$ 는 해당 전압의 평균치를 각각 나타낸다. 또한, 그림 2에 전력평형조건을 적용하면 다음 식과 같다.

$$I_p(t) = (1-d)I_L(t) \quad (2)$$




그림 2. 인덕터를 포함한 PWM 스위치

그림 3의 톱니파의 기울기는 다음 식으로 나타낼 수 있으며, 스위칭 주기 내에서는 상수로 취급할 수 있다.

$$s_e = \frac{v_c}{dT_s} \quad (3)$$

인덕터 전류의 온-시간 기울기(s_n)와 오프-시간 기울기(s_f)는 각각 다음 식으로 나타낼 수 있다.

$$s_n = \frac{v_i}{L} \quad (4)$$

$$s_f = \frac{(v_o - v_o)}{L} \quad (5)$$

또한, 인덕터 전류의 평균치는 다음 식과 같다.

$$i_L = \frac{T_s}{2} [s_n d^2 + s_f (1-d)^2] \quad (6)$$

변조기의 평균화 모델은 다음 식과 같이 나타낼 수 있다.

$$d = 1 - \frac{2Ls_e i_L}{v_c v_o} \quad (7)$$




그림 3. PWM 스위치 파형

3.2 소신호 모델

역률보상회로의 소신호 모델은 평균화 모델을 선형화하여 구할 수 있다. 그러나, dc-dc 컨버터와 달리 역률보상회로의 동작 점은 매 주기마다 크게 변화한다.

이 문제점을 해결하기 위해서 역률보상회로를 dc-dc 컨버터로 가정하고 입력전압의 실효치를 dc-dc 컨버터의 입력전압으로 취급하는 것이다.

먼저, 전원단의 소신호 모델은 정류된 선전압의 실효치를 입력전압으로 가정하고, (1), (2)을 선형화하면 다음 식과 같이 나타낼 수가 있다.

$$\hat{v}_{ba} = (1-D) \hat{v}_{\mu} - V_{\mu} \hat{d} \quad (8)$$

$$\hat{i}_p = (1-D) \hat{i}_L - I_L \hat{d} \quad (9)$$

여기서, \hat{v}_{ba} 등은 해당신호의 소신호 교류성분을 나타낸다. 또한, $D = \frac{(V_o - V_{\text{rms}})}{V_o}$, $V_{\mu} = V_o$, $I_L = \frac{I_o}{(1-D)}$ 이다.

변조기의 소신호 모델은 식 (7)을 선형화 한 후 \hat{d} 에 대하여 정리하면 다음 식과 같다.

$$\hat{d} = \frac{1-D}{V_c} \hat{v}_e + \frac{1-D}{V_o} \hat{v}_o - \frac{2Ls_e}{V_c V_o} \hat{i}_L \quad (10)$$

여기서, $V_c = \frac{2Ls_e I_L}{(1-D)V_o}$ 이다.

제어신호-출력전압 전달함수는 다음의 기본방정식으로부터 구할 수가 있다.

$$\hat{v}_o = \frac{R(1+sCR_c)}{1+sC(R+R_c)} \hat{i}_o$$

$$\hat{i}_o = (1-D) \hat{i}_L - \frac{V_o}{R(1-D)} \hat{d}$$

$$\hat{i}_L = \frac{V_o}{sL} \hat{d} - \frac{1-D}{sL} \hat{v}_o$$

$$\hat{d} = \frac{1-D}{V_c} \hat{v}_e + \frac{1-D}{V_o} \hat{v}_o - \frac{R(1-D)^2}{V_o} \hat{i}_L \quad (11)$$

제어신호에 대한 출력전압의 전달함수는 다음식과 같다.

$$\frac{\hat{v}_o(s)}{\hat{v}_e(s)} = \frac{V_o}{V_c} \frac{(1+sCR_c)}{(2+sC(R+2R_c))} \cdot F_{\mu}(s) \quad (12)$$

여기서, $F_{\mu}(s) = \frac{R(1-D)^2 - sL}{R(1-D)^2 + sL}$ 이며, 같은 주파수에 위치한 우반면 영점과 좌반면 극점으로 구성되어 있다. 따라서, $F_{\mu}(s)$ 는 제어신호-출력전압 전달함수의 이득특성에는 영향을 주지 않지만, 위상특성에는 $w_{\mu} = \frac{R(1-D)^2}{L}$ 중심으로 180° 위상지연을 초래한다.

그림 4는 제어신호-출력전압 전달함수의 시뮬레이션 과정을 나타내고 있다.




그림 4. 제어신호-출력전압 전달함수의 시뮬레이션 과정

제어신호-출력전압의 전달함수($G_d(s)$)는 위의 식을 사용하였으며, 전압오차증폭기는 그림 1에서의 2-pole, 1-zero 형태의 보상을 취하고 있다.

$$T_d(s) = G_d(s) \cdot \frac{1}{V_m} \cdot A(s) \quad (13)$$

여기서, $A(s)$ 는 전압오차증폭기의 이득, $1/V_m = 5.4$ 이다.

그림 5는 전압루프이득의 시뮬레이션 과정을 나타내고 있다.




그림 5. 전압루프이득의 시뮬레이션 과정

그림 6은 부스트방식 역률보상회로의 등가회로를 구현하여 Pspice를 이용한 시뮬레이션 과정이다. 개루프 상태에서 부하변동에 따른 출력전압 과정이며, 응답속도는 약 50(ms)가 소요되었다.




그림 6. 부하변동에 따른 시뮬레이션 파형

4. 실험 결과 및 고찰

본 연구에서는 실험을 위하여, 그림 1에 제시한 연속 도통모드에서 동작하는 부스트방식의 역률개선회로를 기본으로 회로를 설계·제작하였으며, 제작한 부스트방식 역률개선회로의 기본설계사양을 표 1에 제시한다.

표 1. 실험 및 시뮬레이션에 사용된 파라미터

입력전압(Vi)	110/220[V]
출력전압(Vo)	320[V]
입력전원 주파수(f)	60[Hz]
스위칭 주파수(fs)	25[KHz]
평활용 커패시터(Co)	1500[uF]
인덕턴스(L)	917[uH]
정격부하(load)	6A
스위치소자(S)	$V_{CES} = 600V$, $I_C = 20A$
환류다이오드(Df)	$V_R = 600V$, $I_{F(AV)} = 15A$
동가직렬저항(Rc)	0.22[Ω]
R1	820[KΩ]
Rs	8.2[KΩ]
R2	56[KΩ] → 100[KΩ] → 150[KΩ]
C1	10[uF]
C2	150[nF]

그림 7은 실제 설계·제작한 부스트방식 역률개선회로의 실험장치 구성을 나타내고 있다.




그림 7. 부스트방식 역률개선회로의 실험장치 구성

다음의 그림 8은 본 연구에서 설계 및 제작한 부스트방식 역률개선회로의 입력전압 및 입력전류 파형을 나타내고 있다.




그림 8. 입력전압 및 입력전류파형

그림 9(b)는 부하변동에 따른 과도응답을 나타낸 것으로 부하를 약 65%부하에서 정격(6A)로 변동하였을 경우의 응답속도는 약 50[ms]가 소요되었고, 응답속도 이후에도 일정한 출력전압을 유지하였다.

그림 9는 보상회로의 극점을 변화하여 대역폭이 고주파영역으로 증가한 경우의 응답특성을 나타낸 것이다. 대역폭을 고주파영역으로 증가한 경우에 약 10[ms]정도 응답특성이 향상하는 것을 확인하였다.




그림 9. 부하변동에 따른 과도응답

5. 결 론

연속도통모드 부스트 방식의 역률개선회로를 대상으로 출력전압의 안정화를 위한 전압제어루프와 응답속도를 향상할 수 있는 보상회로에 관하여 분석하였으며, 분석의 타당성을 확인하기 위해서 MATLAB을 이용하여 시뮬레이션과 설계·제작한 회로의 실험을 수행하였다.

제작한 부스트방식 역률개선회로의 실험을 통하여 부하를 약 65% 부하에서 정격(6A)로 증가시켰을 경우의 응답속도는 약 50[ms]가 소요되었고, 응답속도 이후에도 일정한 출력전압을 유지하였다. 보상회로의 극점을 변화하여 대역폭을 보다 고주파영역으로 증가한 경우의 응답특성은 약 10[ms]정도 향상하는 것을 확인하였다. 또한, 전압루프의 위상여유는 약 50° 정도로 양호한 특성을 나타내고 있다.

향후, 부스트방식 역률개선회로의 다중루프의 해석과 루프이득의 주파수 분석을 통하여 고품질의 전원공급장치의 입력단에 본 연구의 결과는 폭넓게 응용될 것으로 기대된다.

(참 고 문 헌)

- [1] C.-S.Lin, T.-M.Chen and C.-L.Chen, "Analysis of low frequency harmonics for continuous conduction mode boost power factor correction", IEE Proc.-Electr. Power Appl., vol. 148, No. 2, March 2001.
- [2] Byungcho Choi, Sung-Soo Hong, and Hyokil Park, "Modeling and Small-signal Analysis of Controlled On-Time Boost Power-Factor-Correction Circuit", IEE E Transactions on Industrial Electronics, VOL.48, N O.1, February 2001.
- [3] 김희준, "스위치 모드 파워 서플라이", 성안당, pp.112-1 22, 1996.
- [4] Lloyd Ho, Dixon, Jro, "High Power factor Pre-regulators for Off-Lines Power Supplies", 6-1~6-18, Unitrode Corporation.