

상용주파수의 LC공진을 이용한 단상고역률정류회로

김주용 이상현 김영문 이현우 서기영
경남대학교 마산대학*

A single-phase high-power-factor rectifier using LC resonance in commercial frequency

J.Y. Kim S.H.Lee Y.M.Kim H.W.Lee K.Y.Suh
Kyungnam University Masan College

Abstract - For small capacity rectifier circuits such as these for consumer electronics and appliances, capacitor input type rectifier circuits are generally used. Consequently, various harmonics generated within the power system become a serious problem. Various studies of this effect have been presented previously. However, most of these employ switching devices, such as FETs and the like. The absence of switching devices makes systems more tolerant to over-load, and brings low radio noise benefits. We propose a power factor correction scheme using a LC resonant in commercial frequency without switching devices. In this method, It makes a sinusoidal wave by widening conduction period using the current resonance in commercial frequency. Hence, the harmonic characteristics can be significantly improved, where the lower order harmonics, such as the fifth and seventh orders are much reduced. The result are confirmed by the theoretical and experimental implementations.

1. 서 론

현재, 가전용 및 사무기기등에는 콘덴서 입력형 단상 정류회로가 많이 이용되어지고 있다. 이러한 정류회로는 전력계통에 여러 가지 고조파를 발생시킨다. 최근에는 산업용전기기에 여러 가지 스위칭소자들을 사용하면서 더욱 전력계통의 고조파가 증대되어지기 때문에 대기업 및 연구소에서는 고조파에 대한 관심이 고조되어지고 있고 있으며 실제로 여러 가지 고역률 단상 정류회로가 제안되어 연구되고 있다. 스위칭 소자에 의해 입력전류를 정현파화하기 위해서는 많은 비용 부담이 든다. 이러한 문제점을 해결하고자 본 논문에서는 스위칭 소자를 사용하지 않고 고조파를 저하시키는 일반적인 배전암 단상 정류회로에 LC 공진회로를 첨가하여 기존의 회로 보다 구성이 간단하며, 고조파의 성분을 저감시키는 고역률 단상 정류회로를 제안하고자 한다.

본 논문에서 제안한 회로는 다이오드 브릿지 회로에 병렬로 커패시터를 접속하고 입력에는 리액터 L을 추가해서 상용주파수의 LC공진현상을 이용하고자하며, 스위칭 소자를 사용하지 않고 수동소자만으로 구성하여 입력전류를 정현파화 및 고조파 성분을 저감하고자 한다. 이러한 모든 사항은 실험과 시뮬레이션 결과를 비교 분석하여 그 타당성을 증명하고자 한다.

2. 본 론

2.1 회로 구성 및 동작원리

그림1은 제안한 단상 정류회로 구성도를 나타낸 것이다. 고조파저감을 목적으로 입력리액터 L, 공진용 커패시터 C_1 , C_2 를 사용하여 입력전류를 상용주파수로 공진시켜 정현파화하고, 통전각의 넓은 입력전류를 얻고자 한다. 평활을 필요로 하는 부하측에는 커패시터용량C를 크게 하면 된다. 이러한 공진용 커패시터를 다이오드에 병렬로 접속해서 입력리액터 L과 공진을 시켜서 정현파의 전류를 얻는다고 할 수 있다. 기존의 배전암 정류회로를 개선시킨 제안회로는 각 모드마다 커패시터전압은 0V까지 방전하여 통전각이 넓어져 입력전류의 파형을 정현파화 하기 용이한 장점이 있다.




그림 1. 제안한 회로의 구성도
Fig. 1. Proposed circuit configuration






그림 2. 동작 파형(역률1 일 때)
Fig. 2. Operating waveforms in unity power factor


그림2는 제안한 회로의 각부 시뮬레이션 파형을 나타내었다. 입력전류 경로를 모드 I ~ IV로 나누어서 그림3에 나타내었다. 그림2의 동작 과정에 있어서 입력전류 i_s 는 커패시터전류 i_{c1} 로서 커패시터 C_1 로부터 흐르는 충·방전 전류의 기간과 충·방전이 끝나서 다이오드에 전류(轉流)해서 흐르는 i_{d1} 의 전류로 되는 것을 알 수 있다. 그림2와 그림3에서 단위역률일 경우 각 회로동작을 설명하면 다음과 같다.




(a) Mode I



(b) Mode II



(c) Mode III



(d) Mode IV

그림 3. 동작회로 (단위역률일 경우)

Fig. 3. Operating circuit in unity power factor

Mode I : V_s 가 0V보다 상승하며, 커패시터 전압 $v_{c2}=0$ 되는 모드이다. 이 때 모드 I의 폐회로에서 i_s 는 즉시에 통전하며, C_2 의 전압 v_{c2} 가 상승하는 동시에 C_1

의 방전이 끝나는 기간임을 알 수 있다. 이 기간 부하측에서는 모드 IV에서 충전된 C 가 방전하고 부하에 전력이 공급된다.


Mode II : 커패시터 전압 v_{c1} 이 0V로 되면, 다이오드 D_1 가 도통하는 모드이다. 이때 그림 2 동작 과정에서 알 수 있듯이 i_{c1} 와 i_{d1} 의 파형은 대칭 과정으로 $i_{c1} = -i_{d1}$ 가 성립한다. 또 $C_1 = C_2$ 는 같기 때문에 한쪽의 방전기간과 다른 쪽 충전기간은 같게 되며, $v_{c1} = 0V$ 가 되어 다이오드 D_1 이 도통할 때에 $v_{c2} = v_s$ 가 같게 되어 다이오드 D_4 도 도통했어 부하측에 전력이 공급된다. 입력전류 i_s 가 0이 되는 기간이 끝난다.

Mode III : 입력전류 $i_s = 0$ 에 있어서 적절한 회로정수에서는 $V_s = 0V$ 이며, 전원 V_s 가 반전되는 모드이다. C_2 에 쌓여진 전하가 방전하여 C_1 로 이동한다 즉 i_{c2} 가 방전하여 v_{c1} 가 상승하며 모드 I과 같은 동작이 행하여지는 기간이 끝난다.


Mode IV : v_{c2} 가 0까지 방전하며 동시에 $v_{c2} = v_s$ 로 되는 기간이 시작되며, 모드 II와 같은 동작이 행해진다.

2.2 실험결과 및 검토


그림4에 전원전압과 입력전류의 파형을 나타내었다. 입력전압 100V로 $L=16mH$, C_1 (C_2) = $230\mu F$, $C=4700\mu F$, 정격출력 1kW 일 경우, 입력 역률은 0.99, 효율은 90%정도로 되었다. 손실은 주로 공진용 전해커판의 충방전 전류 때문에 발생한다. 그림9(a)와(c)에 나타낸 것처럼 경부하시에는 전류의 위상이 전압의 위상보다 앞서고 반대로 중부하시에는 뒤진다. 이것은 유도가열등에서 나타나는 LC공진현상과 같으며 $\cos\phi=1$ 부근에서 최대의 전력이 부하로 유입된다.



(a)



(b)



(c)

그림 4. 전원전압 및 입력전류 과형
Fig. 4. Supply voltage and input current waveforms




그림 5. 출력전압과 입력전류의 특성
Fig. 5. Characteristics of output voltage and input current




그림 6. 효율, 역률, 출력전력의 특성
Fig. 6. Characteristics of efficiency, power factor, output power

그림5는 부하저항을 변화시킬 때의 출력전압과 입력전류의 측정결과를 나타낸것이다. 경부하시에 출력전압은 상승하는데 그림3(a)에서 보았듯이 Mode 1에서 공진회로가 형성되어 이것에 의해 커페시터 전압이 상승하기 때문이다. 한편 부하저항이 작고 중부하상태로 되면 출력전압은 큰폭으로 저하해간다. 이 이유는 입력전류곡선에서도 알 수 있듯이 공진전류가 정전류에 유사한 특성을 보이기 때문에 전류 상승이 제어되기 때문이다.

그림6은 부하저항을 변화할 때의 효율, 역률, 출력전력의 측정결과를 나타낸다. 그림과 같이 부하저항을 100Ω에서 6Ω까지 감소할 때 어느 순간 최대점을 갖는 것을 알 수 있다. 부하저항이 20Ω일 때 역률0.99, 효율90%, 출력이 약1kW로 되며, 이 경우 이 근처에 최대

치가 있는 것을 알 수 있다. 각 최대치를 중심으로 좌측의 경부하때에는 위상이 앞서고 저항이 작은 우측에서는 위상이 뒤져 역률은 저하한다. 그림5와 6을 검토해 보면 통상의 회로동작설정에는 최대 출력은 출력전압의 감소가 없고 역률이 비교적 좋은 약 20Ω일 때 적당하다. 이 때의 출력전압 변동범위는 150~200V정도이다.

3. 결 론

본 연구에서는 수동소자만을 이용해 극히 간단한 구성으로 입력전류 과형을 개선하였다. 그리고 온, 오프 스위칭 소자를 필요로 하지 않기 때문에 스위칭에서 발생되는 손실 및 노이즈의 발생을 방지 할수 있다. 또 트랜지스터등의 스위칭 소자에 이용되는 구동용 전원회로가 불필요하기 때문에 비용이 적게 듈다. 출력측을 단락해도 출력측에 단락전류가 흐르지 않고 전력수하특성이 얻어지는 등 유효한 회로보호작용이 있기 때문에 회로보호를 필요로 하는 시스템에 유효할 것이라 사료된다. 하지만 공진용커패시터의 충방전전류에 의해 효율이 약간 저하하는 단점이 있다. 효율상승은 보통의 전해 커패시터를 사용했기 때문에 효율저하가 보이지만 이러한 사용에 대해서는 손실개선형을 사용하여 검토해 볼 필요하다. 또 이 제한한 회로에는 무부하시에도 무효전류가 흐른다는 결점이 있기 때문에 동작기간중에 무부하가 많이 이용되거나는 곳에는 적당하지 않다고 판단된다.

(참 고 문 헌)

- [1] 資源エネルギー廳公益事業部：家電汎用品高調波制御対策ガイドライン 平2-12)
- [2] 高橋勲池下亘：單相整流回路の入力電流波形改善、電學論 B.105, 174 (昭-2)
- [3] 松井景樹坪井和男, 他：中間タシップ付きリアクトルを用いて高調波を低減する單相整流回路 同上 D.109, 905 (平元-12)
- [4] 山本勇松井景樹：2分割電流流入方式による高効率單相整流回路電學論D, Vol. 121-D, No.2, (平13-2)
- [5] 高橋勲堀和字：パツツブ素子を用いたダイオード整流回路の入力電流波形改善電學論, 119-D, 1 號, p.1318 (平9-1)
- [6] 前田明志：パワーイエクトロニクスの基礎(本) 東京電機大學出版局 p.93p, 95 昭和53年8月
- [7] 間瀬中島黒澤：'90最先端技術用語ベストセレクション パワーイエクトロニクス用語早わかりOHM vol. 77, NO.5 (冊) (1990-5)