Overlay correction in sub-0.18${\mu}{\textrm}{m}$ metal layer photolithography process

0.18${\mu}{\textrm}{m}$이하 metal layer 사진공정에서의 overlay 보정

반도체 physical layout design rule이 작아짐에 따라 Proximity effect와 overlay가 Pattern 구현에 크게 영향을 미치고 있다. Metal layer와 contact의 부족한 overlay margin으로 overlay 불량이 발생하고, 감소한 space margin으로 인해 bridge와 같은 문제가 나타난다. 따라서, resolution을 향상시키고, 최소한의 overlay margin을 확보함으로써 미세 pattern의 구현을 가능하게 한다. 이를 위해 OPC와 attPSM 같은 분해능향상기술이 사용된다. 그러나 attPSM의 사용은 원하지 않는 pattern이 생성되는 sidelobe와 같은 문제가 발생한다. 따라서 serial image simulation올 통해 추출한 rule을 rule-based correction에 적용하여 sidelobe현상을 방지한다. 그리고 overlay margin 부족으로 나타나는 문제는 metal layer와 contact overlap되는 영역의 line edge를 확장하고, rule checking을 통해 최소한의 space margin을 확보하여 해결한다 따라서 overlay error를 rule-based correction을 사용하여 효과적으로 방지한다.