

채널 추정 알고리즘을 이용한 비동기식 IMT-2000 (W-CDMA) 시스템의 성능 분석

김 병 기, 나 인 학, 전 준 수, 김 철 성
전남대학교 컴퓨터공학과,
전화 : 062-530-0796 / 핸드폰 : 011-9616-2104

Analysis of Asynchronous IMT-2000 (W-CDMA) Systems Using Channel Estimation Algorithm

Byoung-Gi Kim, In-Hak Na, Jun-Su Jeon, Chul-Sung Kim
Dept. of Computer Engineering, Chonnam National University
E-mail : zeek1023@yahoo.com

Abstract

In this paper, we analyze a physical layer of W-CDMA system and design a transmitter and receiver by using ADS (Advanced Design System). Also, we simulated a link level performance with different channel estimation algorithm in Jakes fading channel environment. For the channel estimator, we used the WMSA(Weighted Multi-Slot Averaging) algorithm, EGE(Equal Gain Estimation) algorithm and SSE(Symbol-to-Symbol Estimation) algorithm. This study will be useful in the analysis and design of W-CDMA system.

I. 서 론

다음 세대 이동 통신 시스템에 관한 여러 종류의 연구가 계속 진행되고 있다. 차세대 이동 통신 시스템의 목표는 누구에게나, 어디에서나, 언제나 매우 다양한 통신 서비스를 제공하는 것이다. Wide -band CDMA를 지지하는 몇 가지 제안들이 ITU와 IMT-2000에서 채택되었다.

IMT-2000 파일럿 심볼 구조를 갖는 W- CDMA 시스템은 셀 사이의 비동기를 중요한 특징으로 한다. 그리고 링크용량의 향상을 위해 동기 복조 방식을 채택하였다. 동기복조를 위해 변조하지 않은 파일럿 신호를 이용하여 채널 추정을 수행한다. W-CDMA 규격에는 파일럿 심볼 방식을 이용하여 채널을 추정하는 구조를 채택하고 있다. 파일럿 심볼 구조의 채널추정은 송수신단에서 모두 알고 있는 파일럿 심볼

을 데이터 심볼과 주기적으로 시분할 다중화 하여 전송하고, 파일럿 심볼 구간의 채널 추정 값을 이용하여 데이터 심볼 구간의 채널 변화를 보상한다.

본 논문은 W-CDMA 시스템의 전체적인 구조를 설명하고 파일럿 심볼을 이용한 채널 추정 알고리즘을 설명한다. 이러한 채널 추정 알고리즘을 적용한 W-CDMA 시스템 상향 링크를 시뮬레이션 툴인 HP-ADS를 이용한 설계를 보여 준다. 그리고 W-CDMA 시스템의 성능을 분석한다.

II. W-CDMA 물리 계층 규격

본 연구는 IMT-2000 시스템 W-CDMA 규격의 상향 링크의 채널 추정 알고리즘의 성능 분석을 목표로 하고 있다. 채널 추정을 위해 DPCCH(Dedicated Physical Control Channel)의 시분할 다중화 되어 전송되는 파일럿 심볼을 이용하여 채널추정을 수행하고 이를 이용해 DPDCH (Dedicated Physical Data Channel)의 데이터 심볼을 보상한다.[2]




그림 1 상향 링크 DPDCH/DPCCH의 프레임 구조

W-CDMA에서 심벌은 Quadrature Phase Shift Keying (QPSK)와 Direct Sequence CDMA (DS- CDMA)를 사용하여 전송되어 진다. Chip rate는 3.84 Mcps이고 각 채널은 그림 1과 같이 각 slot에는 2560 chips를 갖고 15개 slot이 한 frame을 갖는 구조로 되어 있다. DL 채널에서 pilot 심벌들은 데이터 심벌들과 time multiplex 되어 있다. 모든 slot은 channel rate에 따라서 pilot 심벌들(2 , 3 , 8 or 16bits)의 그룹으로 시작한다. 이것은 동기화를 구현하고 채널 추정에 사용되어진다.

III. 채널 추정 알고리즘

본 논문에서 사용하는 채널 추정 알고리즘은 WMSA, EGE, SSE 알고리즘이다.

WMSA 알고리즘은 한 타임 슬롯 안에 포함된 일정한 길이의 파일럿 심볼을 이용하여 채널을 추정한 뒤, 각 타임 슬롯에서 얻은 추정 값을 여러 개의 타임슬롯에 대해 가중 값을 주고 평균을 취하여 현재 타임 슬롯의 데이터 심볼을 보상하기 위한 최종 채널 추정 값을 구한다. 먼저, 수신된 1-번 째 경로 성분 가운데 n -번째 타임 슬롯의 m -번째 심볼을 $r_i(n, m)$ 으로 나타낸다.[5] WMSA 알고리즘의 파일럿 심볼들의 평균 개념에 의해서 파일럿 심볼 위상을 고려한 n -번째 타임 슬롯에 속한 파일럿 심볼을 이용한 순간 채널 추정은 식 (1)과 같이 구할 수 있다.

$$\hat{\xi}_i(n) = \frac{1}{N_p} \sum_{m=0}^{N_p-1} r_i(n, m) \cdot e^{-j\frac{2\pi}{4}} \quad (1)$$

여기서 N_p 는 파일럿 심볼의 개수이다.

n -번째 타임 슬롯의 데이터 심볼들을 보상하기 위한 채널 추정은 $2Ns$ 개의 순간 채널 추정을 이용하여 구할 수 있다.

$$\xi_i(n) = \sum_{i=N_p+1}^N a(i) \hat{\xi}_i(n+i) \quad (2)$$

여기서 $a(i)$ 은 가중 인자로서 '1'이하의 양수이다




그림 2 WMSA(Weighted Multi-Slot Averaging) 알고리즘 동일 이득 추정 (equal gain estimation) 알고리즘은 현재 타임 슬롯 만의 파일럿 심볼을 추정해서 데이터 심볼을 바로 보상하는 방법으로서 간단한 구조의 추정 기법이다. 동일 이득 추정 알고리즘은 추정 지연이 발생하지 않으므로 W-CDMA 시스템에서 송신 전력제어를 한 타임 슬롯 안에 수행할 수 있는 장점을 가지고 있다.[4][5]

심볼단위 채널추정(Symbol-to-Symbol Estimation) 알고리즘은 모든 채널 추정 알고리즘 중에 가장 간단한 형태의 채널 추정 알고리즘이다. W-CDMA 상향 DPCH 프레임의 파일럿

심볼들의 채널을 추정하고 그 값을 바로 그 심볼의 채널에 대한 크기와 위상의 변화를 보상하는 채널 추정 알고리즘이다.

추정기에는 상관기의 입력 신호와 같은 신호가 입력되게 된다. 이 신호는 역스크램블링 되고 역확산된다. 여기에 송신부에서 송신한 파일럿 신호와 여러 가지 추정 알고리즘을 이용하여 파일럿 신호가 채널을 거치면서 겪은 크기 감쇠와 위상 천이 값을 알 수 있다. 이 값의 컨주케이트를 상관기의 출력 값과 곱해서 더한다.

IV. W-CDMA 시스템 시뮬레이터 설계

시뮬레이터 설계를 위해서 simulation tool 인 HP ADS ver 1.3을 사용하여 기저대역에서의 W-CDMA 상향 링크 시스템을 모델화 하였다. 그림 3은 ADS 툴을 이용한 상향 링크 W-CDMA 시스템의 전체 구조이다. 크게 송신부, 채널, 수신부로 나뉘어 지며 4개의 다중경로를 가지는 제이크 채널 모델과 레이크 수신기로 구성된다.




그림 3 ADS 툴을 이용한 상향 링크 전체 설계
송신기에서 전송되는 신호는 식 (3)과 같이 표현할 수 있다.[5]

$$x(t) = (d_i + jd_{\phi}) c_{\text{off}} (sc_i + jsc_{\phi}) \quad (3)$$

여기서 $d_i + jd_{\phi}$ 는 QPSK 데이터 심볼이고, $sc_i + jsc_{\phi}$ 는 channelization code 이고, $sc_i + jsc_{\phi}$ 는 complex scrambling code 이다.



그림 4 상향 링크 송신기 구조와 설계
이동 통신 채널은 다중경로에 의한 페이딩 채널로 모델링 된다. 본 논문에서는 도플러 확산을 고려하기 위한 제이크 채널 모델을 사용하였다.[2] 변형된 제이크 채널 모델에서 기저대역 수신신호는 식 (4)과 같이 표현되고[1] 이것으로부터 그림 5와 그림 6에서 보여 주는 것과 같은 제이크 페이딩 채널 모델을 설계하였다.

$$T(t) = \sqrt{-2} \sum_{n=0}^{N-1} [\cos(\beta_n) + j \sin(\beta_n)] \cos(\omega_n t + \theta_n) \quad (4)$$

σ : uniformly distributed random variable, $(0, 2\pi)$

$$\omega_n = \omega_n \cos \alpha_n, \quad N = \frac{N_s}{4}, \quad \beta_n = \frac{\pi n}{N}.$$




그림 5 제이크 채널 모델의 설계

그림 6 제이크 모델을 이용한 다중 경로 페이딩 채널 분석에서 설계한 레이크 수신기의 구조는 그림 6에 보여진다. 레이크 수신기의 가지들은 각각 상관기와 추정기로 구성된다. 다중경로 채널을 통해 전송된 수신된 신호는 레이크 수신기의 가지들에서 한 칩 간격으로 분리된 후 MRC 결합된다.[2][3]




그림 6 레이크 수신기의 구조와 설계

채널을 거쳐 수신된 신호는 먼저 스크램블링 코드의 전주 케이트가 끊어져서 역스크램블링 되고 송신부의 테이터 채널에 사용된 OVSF 코드가 끊어져서 역학산 된다. 이것을 한 심볼 구간인동안 적분을 하게 된다.

추정기에는 상관기의 입력 신호와 같은 신호가 입력되게 된다. 이 신호 또한 역스크램블링 되고 역학산된다. 이 신호를 이용하여 채널을 통한 크기감쇄와 위상천이를 추정하고 보상한다. 본 논문에서 고려한 3가지의 채널 추정 알고리즘의 HP ADS를 이용한 설계 구조를 보여 준다.

그림 7은 심볼단위 채널 추정기를 보여 주고 그림 8은 동일 이득 추정기를 보여 준다. 그림 9은 K에 따른 WMSA 추정기의 설계를 보이고 있다.




그림 7 심볼 단위 채널 추정기




그림 8 동일 이득 채널 추정기




그림 9 WMSA 채널 추정기 ($K=1,2,3$)

V. 시뮬레이션 결과

다음은 각 채널 추정 알고리즘의 수신체의 속도에 대한 SNR에 따른 BER곡선을 나타낸다. 본 연구에서 수행한 모의 실험에서는 심볼 단위 추정 알고리즘은 DPCCH의 파일럿 심볼이 모든 슬롯구간에 존재 할 때를 가정하고 있다. 동일 이득 추정 알고리즘과 WMSA 알고리즘의 경우 파일럿 심볼의 수를 5개로 통일하고 ($N_{filet} = 5$) 나머지 5 bit에 나머지 제어 정보가 들어간다고 가정하였다.[5]

그림 10과 그림 11에서는 SF(Spreading Factor)가 64일 때 제이크 채널의 이동 수신체의 속도가 각각 3Km/h와 120Km/h 일 때를 비교하고 있다. 저속 도플러 효과를 보이는 3Km/h 일 때의 성능은 세가지 채널 추정 알고리즘의 성능 차이가 거의 있지 않지만 WMSA ($K=1$) 알고리즘을 사용하였을 때 가장 나은 성능을 보이고 있다. 그러나 고속 도플러 효과일 때 (120Km/h) 심볼 단위의 채널 추정 알고리즘을 사용하였을 때 높은 SNR에서 나은 성능을 보임을 알 수 있다. 이는 빠른 채널 환경의 변화가 발생하는 동안 슬롯 단위의 채널 추정은 한계를 보이지만 심볼 단위의 채널 추정의 경우 급격한 채널 변화를 잘 추정해 냄을 알 수 있다.




그림 10 수신체의 속도가 3km/h일 때의 성능




그림 11 수신체의 속도가 120km/h 일 때의 성능
그림 12는 심볼단위 추정 알고리즘에 따른 BER 곡선을 나타낸다. SF가 256일때와 도플러에 의한 페이딩의 영향이 적을 때 더 나은 성능을 보임을 알 수 있다.




그림 12 심볼단위 추정 알고리즘에 따른 BER 성능
그림 13은 동일 이득 채널 추정 알고리즘의 성능을 나타내고 있다. 고속의 경우 제이크 채널의 코히어런트 타임이 줄어 들어 한 슬롯 단위의 채널 추정으로 인한 성능 저하가 나타나고 있다.

그림 14는 WMSA 알고리즘의 성능을 나타낸다. 이 알고리즘 또한 비슷한 결과를 보이고 있다.




그림 13 동일 이득 추정 알고리즘에 따른 BER 성능




그림 14 WMSA(K=1) 추정 알고리즘에 따른 BER 성능

VI. 결 론

본 논문에서는 비동기 방식 IMT-2000 시스템(3GPP)의 물리 계층 규격을 분석하고 이를 바탕으로 시뮬레이션툴인 ADS를 이용하여 송수신부를 설계하였다. 채널은 널리 알려진 제이크 모델을 고려하였고 도플러효과와 심볼 간의 상관관계를 고려하였다. 수신부에서는 수신 신호의 크기를 키우기 위해서 MRC 결합 방법을 이용한 레이크 수신기를 설계하였고 WMSA, EGE, SSE 알고리즘에 의한 채널 추정기의 성능을 이동속도(120km/h, 3km/h)에서 E_b/N_0 에 대한 BER 곡선을 구하여 분석 하였다. WMSA 알고리즘의 경우 와 동일 이득 채널 추정 알고리즘의 성능 차이가 거의 나타나지 않는다. 따라서 동일 이득 채널 추정 알고리즘의 사용이 시간 지연 등에 의한 여러 가지 문제점을 해결할 수 있는 좋은 대안으로 사료된다. 비동기 방식의 IMT-2000 시스템의 구현을 위해 이러한 결과가 유용한 기본 자료로서 활용될 수 있을 것으로 기대된다.

Reference

- [1] P.Dent, G.E. Bottomley and T.Croft, 'Jakes fading model revisited' electronics Letters 24th June 1993 Vol 29 No 13 P.1162-1163
 - [2] William C. Jakes, Jr. "microwave Mobile Communications", A Wiley, 1974
 - [3] Cheol-Sung Kim, Hoon Jeong and Dong-Jin Oh, "Comparison W-CDMA and N-CDMA systems over wideband Rayleigh channel," Proc. of 10th PIMRC'99, pp. 1007-1011 Osaka, Japan, Sep. 1999
 - [4] 구제길, 최형진, "IMT - 2000 시스템의 파일럿 심볼을 이용한 LMS 적응형 채널 추정 알고리즘의 성능평가" 한국통신학회논문지 00-12 vol. 25 No 12A p1836-1842
 - [5] Khalid A. Qaraqe, Sonia Roe, "Channel Estimation Algorithms for Third Generation W-CDMA Communication Systems" IEEE VTC spring 2001, May 6-9
- *본 연구는 정보통신부에서 지원하는 대학기초 지원사업으로 수행되었음.