

## CCFL 구동용 Push-Pull 방식 공진형 인버터의 특성해석

김철진\*, 지재근\*, 장재완\*\*, 이희홍\*\*, 김영태\*\*\*  
한국대학교\*, (주)화인 선트로닉스\*\*, 원주대학교\*\*\*

### Design and analysis of Push-pull type Resonant Inverter for CCFL Drive

Cherl-Jin Kim\*, Jae-Geun Ji\*, Jae-Wan Jang\*\*, Hee-Hung Lee\*\*, Young-Tae Kim\*\*\*  
Halla University\*, Fine Suntronix.co\*\*, Wonju University\*\*\*

**Abstract** - Recently, according to the industrial development relative to multimedia, demand of display system is radically increase, thus development for power supply of back-lighting is advanced lively. Fluorescent lamp operated at high frequency by the electronic ballast provide benefits like unnoticeable flicker effect and higher luminous efficiency.

This paper presents analysis of Push-Pull type resonant inverter for CCFL drive for stable characteristic and life improvement of fluorescent lamp operated at high frequency. Also it has proposed design procedure of Current-Fed type resonant inverter.

On the basis of equivalent circuit, component characteristic and suitable region of operation frequency from simulation using Matlab and Pspice is predicted. Suitability of applied equivalent model and validity of design process from the experimental results with CCFL inverter.

### 1. 서 론

전자식 안정기에 의해 고주파로 동작하는 형광램프는 플리커 현상이 시각적으로 인식되지 않으며 보다 높은 발광효율을 갖는 장점이 있다. 그 중 노트북 컴퓨터의 LCD로 사용되는 CCFL은 소형, 고효율, 그리고 장수명의 특징을 가진다. 또한 CCFL은 점멸에 의한 수명감소가 없으며 과전류에 의한 수명 저하현상을 저감할 수 있다.

CCFL은 25~50[kHz]의 주파수 범위 내에서 1~2[kV]의 점호전압으로 발광되고 평균 300~400[V<sub>rms</sub>]의 전압과 5~6[mA<sub>rms</sub>]의 전류를 유지하며, 1000[V<sub>rms</sub>]이상의 초기 전압이 요구된다. 또한 고조파 개선을 위한 정현화의 구동이 요구된다.

CCFL을 구동하기 위한 인버터로 Push-Pull 방식 공진형 인버터가 사용되며 이 방식은 손실을 최소화하고 양호한 효율성을 나타내며 저전압의 직류 응용에도 적합하여 고압 방전등이나 전자식 안정기 등에 이용된다. [1], [2], [3]

본 연구에서는 설계를 위한 회로의 특성해석을 기본으로 단계별 설계과정을 제시하였으며 [2], [4], 해석 방법은 회로도와 등가회로를 기준으로 하였다. 또한, 시뮬레이션과 실험으로부터 파라미터의 특성과 동작주파수의 최적범위를 예측하였으며 적용한 등가모델의 적절함과 설계방안의 타당성을 제시하고 있다.


### 2. 회로의 해석

#### 2.1 회로의 동작


본 연구에서는 그림 1에 나타낸 Royer 인버터 방식을 기본으로 하였다.

이 회로는 Push-Pull 방식이며 가포화 리액터를 이용한 Blocking Oscillator로 피드백 권선 N<sub>3</sub>를 이용하여

정궤환한다. 포화시에는 발진이 불가능하므로 off시의 발생하는 역기전력으로 다시 반전하여 on, off동작을 반복하게 된다. 전원에 전압이 인가되면 필터링에 의한 금상승파형의 영향을 감소시키는 소자 L<sub>1</sub>, C<sub>1</sub>을 지나 저항 R<sub>1</sub>, R<sub>2</sub>에 의해 전압이 분압되고 그림 1(b)의 동작루프를 경유



(a) 회로도



(b) 동작 루프

그림 1. Push-Pull 방식 공진형 인버터

하여 트랜지스터 Q1, Q2에는 h<sub>FE</sub>나 트랜스포머의 초기 자속 및 분포 용량의 미소한 차이 등으로 인한 Q<sub>1</sub>, Q<sub>2</sub>의 Bias 불평형으로 인해 임의의 트랜지스터 Q가 동작하여 회로의 동작이 시작된다.

트랜지스터 Q<sub>1</sub>, Q<sub>2</sub>는 스위칭 소자로서 50%의 드티비를 가지며 on, off 변환시 스위칭 손실을 낮게 유지하고 영전압 스위칭 모드(ZVS)로 동작된다. 공진형 텩크회로에 의해 자기발진 동작이 이루어지며 발진은 정현파에 가까운 발진파형을 이룬다. 트랜스포머의 1차 코일측 동작루프는 그림 1(b)의 루프로 공급된 전압을 CCFL 점등에 필요한 전압으로 승압해 2차 코일측으로 출력한다. 트랜스포머에서 발생한 고전압은 안정화 작용 및 부하 특성을 (+)로 유지하기 위한 콘덴서 C<sub>3</sub>를 지나 CCFL에 인가된다.

### 2.2 등가 회로

그림 2는 본 연구에서 시뮬레이션을 위해 제안한 그림 1(a)의 등가회로이다. 이 회로는 전압원으로 구동되는 RLC 텩크회로로 구성되며 공진 특성을 나타내기에 적합한 회로도이다. 그림 2(b)에서 X<sub>C1</sub>, X<sub>L1</sub>은 각각 1차 측 코일의 용량성, 유도성 리액턴스를 나타내고, X<sub>C2</sub>, X<sub>L2</sub>는 2차 측 리액턴스를 나타낸다. 그림 2(a)에서의 C<sub>s</sub>는 1차 공진 커페시터이고 C<sub>p</sub>는 램프의 등가 용량

성분이며,  $L_2$ 는 트랜스포머의 2차측 인덕턴스 그리고  $R_1$ 은 정상동작시 램프의 저항을 나타낸다. 여기서  $R_1$ 은 정격 광속 상태에서 램프의 전압 및 전류의 실효치의 비로 구할 수 있다.




그림 2. 등가 회로

리액턴스  $X_L$ ,  $X_C$ 는 다음의 식(1)~(4)로 표현할 수 있으며 이 식에 의해 트랜스포머를 제거한 그림 3의 간이 등가회로를 나타낼 수 있다

$$X_L = \frac{X_{L1}}{n^2} + X_{L2} = \frac{2\pi f L_1}{n^2} + X_{L2} \quad (1)$$

$$X_C = \frac{X_{C1}}{n^2} + X_{C2} = \frac{1}{2\pi f C_2} + X_{C2} \quad (2)$$

$$X_L = 2\pi f \cdot \left( \frac{L_1}{n^2} + L_2 \right) \quad (3)$$

$$X_C = \frac{1}{2\pi f} \cdot \left( \frac{1}{C_2 n^2} + \frac{1}{C_3} \right) \quad (4)$$

그림 3(b)는 1차 구성 소자값을 2차로 환산한 간이 등가회로를 나타낸다. 이 그림에서  $C_s'$ 는 위의 식을 적용한 2차측으로 환산한 1차측 공진 커패시터를 의미한다.




그림 3. 간이 등가 회로

### 3. 설계 및 시뮬레이션

등가회로의 파라미터와 설계사양을 확인하기 위해 그림 2,3의 회로를 적용하였다.

트랜스포머의 권수비 산출을 위해 다음의 관계를 적용한다.

$$\frac{V_{oc}}{V_p} = \frac{N_4}{N_1} = n \quad (5)$$

여기서,  $V_p$ 는 트랜지스터의 1차 전압이고  $V_{oc}$ 는 2차 전압이다.  $C_s$ 는 그림 1(b)의 동작 루프로부터

$$C_s = 2 \times C_2 \quad (6)$$

그림 3(b)의 2차측으로 환산한 1차측 공진 커패시터  $C_s'$ 는

$$C_s' = \frac{C_s}{n^2} \quad (7)$$

램프의 등가 저항  $R$ 은

$$R = \frac{V_{rms}}{I_{rms}} \quad (8)$$

이면, 2차측으로 환산한 각 소자에 대한 회로의 공진 주파수는 다음과 같다.

$$f_r = \frac{1}{2 \cdot \pi \cdot \sqrt{L \cdot C_s'}} \quad (9)$$


설계 과정에 의한 실제의 회로와 등가회로에 대한 소자 선정의 타당성을 확인하기 위해 그림 3의 간이 등가회로를 기준으로 PSpice를 이용하여 시뮬레이션을 하였으며, 제안한 회로의 시뮬레이션에 사용된 회로정수는 표1과 같다.

표 1. 시뮬레이션에 사용된 회로정수


항 목	값
$L_1$ (mH)	0.033
$C_1$ (uF)	220
$C_2$ (uF)	0.1
$C_3$ (pF)	22
$R_1, R_2$ (kΩ)	2
$L$ (mH)	300
$C_s'$ (pF)	47
$C_D$ (pF)	15
$R$ (kΩ)	100
$n$ (turn)	50

그림 4는 출력 파형을 나타낸 것이다. 그림으로부터 위상  $\phi \approx 0^\circ$ 이며 이로 인한 역률은 1.0에 근사하게 된다.

전압과 전류는 각각  $650(V_{rms})$ 와  $5(mA_{rms})$ 의 값을 갖는다. 시뮬레이션 결과 파형은 실험 파형과 비교적 유사한 결과를 나타내고 있다.




(a) 전압(A: 출력, B: 입력)



(b) 전류

그림 4. 출력 파형

그림 6은 동작 주파수 적정 범위의 설정을 위한  $R=0$ 일 때의 최소 주파수와  $R=\infty$ 일 때의 최대 주파수 값에 대한 등가회로를 나타낸다.



(a) 최소 주파수:  $R=0$       (b) 최대 주파수:  $R=\infty$

그림 6. 주파수 범위

다음에 적용된 식은 최소, 최대 주파수를 산출하는 식으로서 계산에 의해 회로는 최소 22kHz에서 최대 78kHz의 동작 주파수 영역을 갖는다.

$$f_{\min} \approx \frac{n}{2\pi\sqrt{L \cdot C_s}} \quad (10)$$

$$f_{\max} \approx \frac{1}{2\pi\sqrt{L \cdot C_p}} \quad (11)$$

그림 7은 공진 주파수를 결정하는 파라미터를 변화하여 최소, 최대 주파수에 대한 실험 파형을 나타낸 결과이다.




그림 7. (a) 최소 주파수 전압 파형(10V/div × 100)  
(b) 최대 주파수 전압 파형(10V/div × 100)

그림 7(a)의 최소 주파수와 (b)에서의 최대 주파수는 각각 19kHz와 80kHz의 값을 가지며 식(10), (11)에 의해 계산된 동작 주파수의 최소, 최대치와 유사한 결과를 나타내고 있다. 또한 다음의 식(12)로부터 동작 최소 주파수부터 최대 주파수까지의  $V_{FL}$ 의 변화에 대한 효율은 약 77%~93%정도가 된다.

$$\eta = \frac{P_{out}}{P_{input}} = \frac{V_{FL} \cdot I_{FL}}{\frac{2}{\pi} \cdot I_i \cdot V_p} \quad (12)$$

여기서, 입력 전류  $I_i$ 는 0.23[A]이며,  $V_{FL}$ 과  $I_{FL}$ 은 각각 램프의 전압, 전류를 의미한다.

#### 4. 실험 결과

설계 절차와 등가회로를 선정의 적절함을 확인하기 위해 12[V]의 실험용 인버터에 부하로 CCFL 램프를 적용하여 실험을 수행하였다.

표 2. 실험에 따른 인버터 사양

Lamp type	compact 3W
입력 전압 (V)	12
공진 주파수 (kHz)	39
램프 전압 (V <sub>rms</sub> )	640
램프 전류 (mA <sub>rms</sub> )	5
인버터 전압 (V <sub>rms</sub> )	900
1차 전압 (V <sub>rms</sub> )	25
2차 전압 (V <sub>rms</sub> )	1250

표2는 실험에 의한 인버터의 사양을 나타낸 것이며 표1의 값에 의한 등가회로의 사양과 일치한다. 그림 8(a)는 중성점 전압 파형과 Q1의 컬렉터 전압의 파형을 나타낸 것으로 1차 양단 전압의 크기는 약 2배이다.





그림 8. (a) ch1: 중성점 전압 파형(20V/div)  
ch2: Q1의 컬렉터 전압 파형(20V/div)  
(b) 1차 전압 파형(20V/div)  
(c) 2차 전압 파형(10V/div × 100)  
(d) ch1: 출력 전압(10V/div × 100)  
ch2: 출력 전류(10mA/div)

그림 8(b)는 1차 전압을 측정한 것으로 정현적인 동작을 나타낸다. 그림 8(c)는 2차 전압을, 그림 8(d)는 실험용 인버터의 실험결과에 따른 출력 전압과 전류를 각각 측정한 결과로서 비교적 시뮬레이션 결과와 유사함을 알 수 있다.

#### 5. 결 론

본 연구에서는 고주파로 동작하는 램프의 안정된 특성과 수명의 향상을 기하기 위하여 LCD의 Back-light로 사용되는 CCFL을 부하로 한 Push-Pull 방식의 공진형 인버터 회로를 해석하고 전류구동 방식의 공진형 인버터의 설계과정을 제시하였다.

등가회로를 이용하여 수식과 시뮬레이션 그리고 실험을 통한 실측 과형의 비교로 본 논문에서 제시한 설계과정에 의한 등가회로와 실제 회로도에 대한 소자의 적절한 값과 등가회로의 타당성을 확인하였다.

본 연구에서 설계한 회로에서 공진 주파수를 결정하는 파라미터의 변경에 의해 동작 주파수는 19kHz~80kHz의 주파수 범위를 가지며, 실험에 적용한 회로의 정격부하에서의 동작 주파수는 약 39kHz이고 90%정도의 효율을 나타내며 적정한 설계가 이루어진 것을 확인할 수 있었다.

#### (참 고 문 헌)

- P. J. Baxandall, "Transistor sine-wave LC oscillators Some general considerations and new developments," *Proc. Inst. Elect. Eng.*, pp.748-758, May 1959.
- M. Gulko and S. Ben-Yakov, "Current-sourcing push-pull parallel-resonant inverter(CS-PPRI): Theory and application as a fluorescent lamp driver," in *Proc. IEEE 8th Applied Power Electronics Conf.*, San Diego, CA, 1993, pp. 411-417.
- M. Jordan and J. A. O'Connor, "Resonant fluorescent lamp converter provides efficient and compact solution," in *Proc. IEEE 8th Applied Power Electronics Conf.*, San Diego, CA, 1993, pp. 424 -431.
- R.J.Haver, "Electronicballasts," Motorola Semiconductor Products Inc., Doc. Ser. AR180, 1987.
- C. H. Lee, G. B. Joung, and G. H. Cho, "An unity power factor high frequency parallel resonant electronic ballast," in *Conf. Rec. 25th IEEE-IAS Annu. Meeting*, New York, NY, Oct. 1990, pp. 1149-1156.
- T. F. Wu, J. C. Hung and T. H. A. Yu, "PSpice model for fluorescent lamps operated at high frequencies," in *Proc. 21st Int. Conf. Industrial Electronics, Control and Instrumentation*, vol. 1, Nov. 1995, pp. 359-364.