Proceedings of the KIEE Conference (대한전기학회:학술대회논문집)

The Korean Institute of Electrical Engineers (대한전기학회)
권호 표지

A Path Optimization Algorithm of PCB Inspection Machine

인쇄회로기판 검사기의 경로 계획 알고리즘

  • Lee, Soo-Gil (Dept. of Control & Instrumentation Eng., Graduate School, Chungbuk National Univ.) ;
  • Kim, Hwa-Jung (Dept. of Control & Instrumentation Eng., Graduate School, Chungbuk National Univ.) ;
  • Park, Tae-Hyoung (School of Electrical & Computer Eng., Chungbuk National Univ.)
  • 이수길 (충북대학교 대학원 제어계측공학과) ;
  • 김화중 (충북대학교 대학원 제어계측공학과) ;
  • 박태형 (충북대학교 전기전자 및 컴퓨터 공학부)
  • Published : 2002.07.10
Download PDF
⟨ Previous Next ⟩

Abstract

SMT형 인쇄회로기판 조립라인에서 SMD의 조립상태를 검사하는 검사기를 위한 경로계획 알고리즘을 제안한다. 경로계획 알고리즘은 FOV 생성 최적화와 생성된 FOV의 순서 최적화에 의하여, 검사기의 선체 검사 시간의 단축을 목표로 한다. 본 논문에서는 검사기 경로계획 문제를 수학적으로 모델링하고, 전체 검사 단계를 FOV 생성 단계와 순서결정 단계의 계층적 구조로 구성한다. 각 단계의 알고리즘은 FOV 생성 알고리즘과 TSP 알고리즘을 적용하여 구현한다. 제시된 알고리즘을 실제 검사장비에 적용하여 시뮬레이션하고, 그 유용성을 검증한다.

Keywords