

PMD(Pre-Metal Dielectric) 선형 질화막 공정의 최적화 Optimization of PMD(Pre-Metal Dielectric) Linear Nitride Process

정소영¹⁾, 서용진¹⁾, 김상용²⁾, 이우선³⁾, 이철인⁴⁾, 장의구⁵⁾
(So-Young Jeong, Yong-Jin Seo, Sang-Yong Kim, Woo-Sun Lee, Chul-In Lee, Eui-Goo Chang)

Abstract

In this work, we have been studied the characteristics of each nitride film for the optimization of PMD(pre-metal dielectric) liner nitride process, which can applicable in the recent semiconductor manufacturing process. The deposition conditions of nitride film were split by PO(protect overcoat) nitride, baseline, low hydrogen, high stress and low hydrogen, respectively. And also we tried to catch hold of correlation between BPSG(boro-phospho silicate glass) deposition and densification. Especially, we used FTIR area method for the analysis of density change of Si-H bonding and Si-NH-Si bonding, which decides the characteristics of nitride film. To judge whether the deposited films were safe or not, we investigated the crack generation of wafer edge after BPSG densification, and the changes of nitride film stress as a function of RF power variation.

Key Words(중요 용어) : PMD(pre-metal dielectric), PO(protect overcoat), BPSG(boro-phospho silicate glass), BPSG densification, Si-H bonding and Si-NH-Si bonding.

1. 서 론

최근 $0.35 \mu\text{m}$ 공정 기술을 위한 PMD (pre-metal dielectric) 층의 광역 평탄화를 위해 CMP (chemical mechanical polishing) 공정이 도입되었다[1, 2, 3]. 그러나 CMP 공정에 기인하여 생성되는 수분(water related species)이 하층막으로 침투하여 핫 캐리어에 의한 소자 특성을 열화시키는 등 문제점[2]이 있어 이를 방지하기 위하여 PMD 구조 및 PMD 각 층의 물질을 적절히 선택하는 것이 중요하게 되었다[3, 4]. 종래의 64M 집적회로 공정에서 사용된 PMD Linear TEOS(tetra-ethyl-ortho-silicate) 막은 BPSG 막과 다결정 실리콘(poly Si) 사이에 형성되어 보론(B)의 투과를 방지할 목적으로 사용되어 왔으나, 256M 이

상 공정에서는 보다 조밀화된 설계로 인한 식각 경지층(etch stop layer)이 필요하게 되어 PE(plasma enhanced) nitride 막을 PMD 선형(linear) 공정에 적용하게 되었다. 그러나 PE-TEOS 막과 PE-nitride 막은 전기적 특성 및 스트레스(stress)의 존성, 접착 특성(adhesion), 보론의 투과방지(B blocking) 등 여러 가지 특성에서 상당한 차이를 보이기 때문에 종착된 nitride 막의 특성을 분석하여 최적의 조건을 찾아내는 것이 매우 중요하게 되었다. 따라서 본 연구에서는 256M 이상의 집적회로 소자에 적용 가능한 PE-nitride 막의 최적 공정 조건을 찾기 위해 4 가지 조건으로 스플릿(split)하여 PE-nitride 막을 종착시킨 후, FTIR 면적 분석법을 이용하여 nitride 막의 특성을 결정하는 중요한 요소인 Si-H 결합과 Si-NH-Si 결합의 농도 변화를 비교 분석하였다. 다음으로 후속공정인 BPSG 증착 및 densification 후의 막 분석을 통해 그 의존성도 비교 고찰하였다.

1) 대불대학교 전기공학과
2) 아남반도체 FAB 사업부
3) 조선대학교 전기공학과
4) 안산공과대 전기공학과
5) 중앙대학교 전자전기공학부

2. 실험

표 1은 본 실험에 적용된 4개의 PE-nitride 막의 각 공정별 조건 및 막의 기본 특성을 나타낸 것이다. 표에 나타낸 바와 같이 첫 번째와 두 번째의 PO(protect overcoat) nitride 막과 baseline 공정은 종래에 사용되었던 기본공정이며, 세 번째의 Low H₂ 공정은 본 연구에서 제안하는 공정으로 두 번째의 baseline 공정보다 낮은 수소 농도와 낮은 스트레스를 갖는 조건이다. 네 번째 공정은 세 번째의 Low H₂ 공정에서 제시한 새로운 공정변수의 미세한 변동으로 인한 막의 스트레스 변화가 공정에 미칠 수 있는 영향을 예측하기 위해 RF 파워의 LF/HF 비를 변화시킨 공정이다. 그림 1은 본 실험의 막 특성 분석을 위한 개략적인 공정 흐름도로 표 1에서 제시한 4개의 공정 조건별로 PE-nitride 막을 각각 증착시킨 후 바로 nitride 박막의 특성에 중요한 인자인 Si-H와 Si-NH-Si 결합의 농도를 측정하였다. 그리고 나서 후속공정인 BPSG 막 증착 및 densification 전후의 농도 변화를 비교하여 그 의존성을 고찰하였다. 마지막으로 BPSG densification 후에 웨이퍼 가장자리에서 발생할 수 있는 크랙(crack)의 정도를 검사하였고, RF 파워 변동에 따른 스트레스 변화를 고찰하였다.

3. 실험결과 및 고찰

표 1에 보인 각 공정 조건별 FTIR 데이터를 면적(area)법을 이용하여 분석한 결과를 그림 2의 (a), (b), (c), (d)에 각각 나타내었다. 여기서 Si-H 결합은 3320 ~ 3400 cm⁻¹, Si-NH-Si 결합은 2029 ~ 2280 cm⁻¹의 광장 영역대에서 그래프가 피크가 되면 각각 Si-H와 Si-NH-Si가 결합된 것으로 분석하였다. 각 공정 조건에 따른 nitride 박막의 Si-NH-Si 결합의 농도는 (c) Low H₂ ≥ (d) Low H₂, High Stress > (b) Baseline ≥ (a) PO-Nitride 막의 순서로, Si-H 결합의 농도는 (a) PO-Nitride >> (b) Baseline >> (c) Low H₂ ≥ (d) Low H₂, High Stress의 순서로 나타났는데, 이는 표 1에 보인 공정 조건상의 SiH₄/NH₃의 비(ratio)에 기인한 것이다. H 와의 결합 농도는 Low H₂ 공정 조건을 적용하였을 때가 가장 낮은 것으로 보아 보론의 투과현상 감소에 상당한 효과가 있을 것으로 생각된다. 이는 최근에 보고된 결과[3, 4]와 상당히 일치하는 것으로 PMOSFET에서 보론의 투과를 blocking 할 수 있음을 의미하는 것이다. 그림 3은 BPSG densification 전후의 결합농도의 변화를 고찰하기 위해 각 결합별

FTIR 면적의 변화분을 나타낸 것이다. BPSG densification 전후 소모된 H 결합의 농도 및 남아있는 H 결합 농도도 (a) PO-Nitride >> (b) Baseline >> (c) Low H₂ ≥ (d) Low H₂, High Stress의 순서로 나타났으며 생성된 H₂ 들은 다결정 실리콘 층으로 확산되거나 BPSG 막내의 입자들과 다른 결합을 이루었을 것으로 추정된다. 다시 말해서 이는 하부로의 침투를 의미하므로 소자 동작 특성에 악영향을 미칠 것으로 추정된다. 따라서 하부층으로의 침투를 막을 수 있는 최적의 PMD 층이 기대된다. 본 실험에서 특이할 만한 사실은 BPSG desification을 진행한 후, 웨이퍼 가장자리에서 박막의 균열(crack)이 발생하였다는 것이다. 이 원인으로는 개별 공정 조건에서 SiH₄/NH₃ ratio 등 박막의 화학적 조성에 관련된 요소들뿐만 아니라 막의 스트레스 역시 중요한 요소임을 예측할 수 있다[5]. 그림 4는 각 공정 조건별로 BPSG densification 후 웨이퍼 가장자리의 크랙의 발생정도를 나타낸 사진으로 (a), (b), (c), (d)의 순서로 크랙 발생이 증가하였다. 수소농도와 스트레스가 비교적 낮은 (c) Low H₂의 경우가 막의 손상 정도가 가장 작게 나타났으며, 동일한 Low H₂ 농도에서 스트레스가 더 높은 (d)의 경우가 (c)보다 크랙 정도가 더 심함을 알 수 있다. 이는 첫째 Si-H 농도가 감소하면서 소모되는 H₂가 막 접착 특성(film adhesion)에 악영향을 미쳤을 가능성과 둘째 BPSG 막의 특성이 densification 동안 급격한 스트레스의 변화(+120 Mpa ~ -50 Mpa)를 수반하므로 기존의 PE-TEOS 박막보다 Si와의 접착력이 상대적으로 떨어지는 nitride 막의 경우에는 tensile 스트레스 경향을 가져야만 BPSG 막의 스트레스 변화에 따른 보상 효과에 의해 막의 균열이 더 적어질 것으로 생각된다. 그림 5는 이러한 예측을 확인하기 위해 RF 파워의 LF/HF 비를 60/490[W] ~ 140/410[W]까지 변화를 주면서 측정한 스트레스[Mpa]의 변화를 나타낸 것이다. 여기서 중요한 점은 앞에서 예측했던 것과 같이 미세한 RF 변화에 대한 스트레스의 변동폭이 상당히 크다는 점이며 이는 공정 관리상의 어려움을 의미하는 것이다.

4. 결 론

- 1) Si-NH-Si 결합의 농도는 Low H₂ ≥ Low H₂, High Stress > Baseline ≥ PO- Nitride 막의 순서로, Si-H 결합의 농도는 PO Nitride >> Baseline >> Low H₂ ≥ Low H₂, High Stress의 순서로 나타났는데 이는 공정 조건상의 SiH₄/NH₃의

비에 기인한 것이다

2) Low H₂ 공정조건을 적용하였을 때 Boron 투과현상 감소에 상당한 효과가 있을 것으로 추정된다.

3) BPSG densification 후 Si-H 결합의 감소는 하부로의 침투를 의미하므로 소자 동작 특성에 악영향을 미칠 것으로 추정된다. 따라서 하부층으로의 침투를 막을 수 있는 최적의 PMD 층이 기대된다.

4) Nitride 박막 증착 조건상의 SiH₄/NH₃ 비(Ratio) 및 막 스트레스 변화가 막의 접착특성에 영향을 미치는 것으로 판단된다.

참고 문헌

- [1] 김상용, 서용진, 김태형, 이우선, 김창일, 장의구, 한국전기전자재료학회 논문지, Vol.11, No.12, pp. 1084-1090, 1998.
- [2] M. Galiano, E. Yieh, S. Robles and B. C. Nguyen, Proc. VMIC, pp.100-106, 1992.
- [3] 서용진, 김상용, 김태형, 김창일, 이우선, 장의구, 한국전기전자재료학회 논문지, Vol. 12, No. 2, pp.111-117, 1999.
- [4] Y.J Seo, T.H An, S.Y Kim, T.H Kim, C.I Kim, E.G Chang, ISPSA-98, Proceeding, pp. 168-169, Nov. 6-7, 1998.
- [5] 서용진, 김상용, 김창일, 장의구, 정현상, 이우선, Proceeding of KIEEME, pp.39-42, Apr.29, 2000.

표 1. 각 공정 조건 및 막 특성

Table 1. Each process condition and film characteristic

	a)PO Nitride	b) Baseline	c) Low H ₂	d) Low H ₂ , High stress
SiH ₄	690sccm	370sccm	110sccm	110sccm
NH ₃	3900sccm	2800sccm	3750sccm	3750sccm
N ₂	1300sccm	3000sccm	3750sccm	3750sccm
HF RF	600W	500W	440W	410W
LF RF	400W	170W	110W	140W
Pressure	2.3Torr	1.7Torr	1.8Torr	1.8Torr
Temp.	400°C	400°C	400°C	400°C
Thickness	40000Å	40000Å	40000Å	40000Å
Stress	-200Mpa	-230Mpa	-10Mpa	-365Mpa
RI	2.10	2.00	1.88	1.88






그림 1. PMD Nitride 박막의 특성분석을 위한 공정흐름도

Fig. 1. Process flowchart for analysis of PMD liner nitride film.



(a) PO Nitride



(b) Baseline





그림 2. PMD 선형 질화막의 각 조건별 FTIR Area 분석 결과

Fig. 2. FTIR area analysis of PMD Nitride.






그림 3. BPSG densification 전, 후의 각 결합별 FTIR Area 변화

Fig. 3. Change amount of FTIR area before and after BPSG densification



(a) PO Nitride

(b) Baseline



(c) Low H₂

(d) Low H₂, High stress

그림 4. BPSG Densification 후 wafer edge.

Fig. 4. Crack of wafer edge after BPSG densification.




그림 5. LF/HF RF Power 변화에 따른 Low H₂ Nitride film Stress 변화.

Fig. 5. Stress change of low H₂ nitride film as a function of LF/HF RF power.