

## 광패키징용 마이크로 솔더 bump의 형성과 Contact Pad용 UBM간의 계면 반응 특성에 관한 연구

### A Study on Bumping of Micro-Solder for Optical Packaging and Reaction at Solder/UBM interface

박종환<sup>\*</sup>, 이종현<sup>\*\*</sup>, 김용석<sup>\*</sup>

(Jong-Hwan Park<sup>\*</sup>, Jong-Hyun Lee<sup>\*\*</sup>, Yong-Seog Kim<sup>\*</sup>)

#### Abstract

In this study, the reaction at UBM(Under Bump Metallurgy) and solder interface was investigated. The UBM employed in conventional optical packages, Au/Pt/Ti layer, were found to dissolve into molten Au-Sn eutectic solder during reflow soldering. Therefore, the reaction with different diffusion barrier layer such as Fe, Co, Ni were investigated to replace the conventional Pt layer. The reaction behavior was investigated by reflowing the solder on the pad of the metals defined by Cr layer for 1, 2, 3, 4, and 5 minutes at 330°C. Among the metals, Co was found to be most suitable for the diffusion barrier layer as the wettability with the solder was reasonable and the reaction rate of intermetallic formation at the interface is relatively slow.

**Key Words :** Optical packaging, AuSn, Solder, UBM

#### 1. 서 론

차세대 정보전송수단으로 각광받고 있는 광전모듈은 아직 구조의 정형화와 실용화가 미흡한 실정이다. 일 예로 일본의 NTT사 등에서는 적은 수량을 제조하여 판매하고 있으나 매우 고가이며, 신뢰성 측면에서 많은 결함을 가지고 있는 것이 보고되고 있다. 따라서 현재의 광소자 패키징 기술보다 신뢰성이 있는 재료 및 공정을 개발하고자 광전모듈의 대

표적인 파단부의 하나인 솔더 접합부의 개선을 위한 연구를 진행하고자 하였다. 사용되고 있는 광소자의 모식도를 Fig 1.에 나타내었다. AuSn 공정 Solder는 그림에서 보는 바와 같이 LD(Laser Diode)의 실장에 사용되는데 그 크기의 직경 26 $\mu$ m임에 따라 증착법이나 도금법이 연구되어왔으나 현재까지 연구되어진 E-beam evaporation 방법<sup>[3]</sup>과 전기 도금법<sup>[4]</sup>은 정확한 조성으로의 Solder 증착이 어려운 문제점을 가지므로 본 연구에서는 Thermal evaporator를 이용하여 정확한 조성의 Solder 증착과 균일한 크기의 Solder bump를 형성하는 연구를 수행하였다. 한편 현재의 광전소자 구조에 있어 LD(Laser diode)와 substrate의 접합을 위해 contact pad로 사용되고 있는 Au/Pt/Ti UBM 구조 중 Diffusion barrier 역할

\* : 홍익대학교 신소재공학과

(서울시 마포구 상수동 72-1,

Fax: 02-322-0644

E-mail: ike2000@empal.com)

\*\* : 한국전자통신연구원 광모듈패키징팀




Fig 1. Typical Image of Opticalpackaging.

을 수행하는 백금(Pt)층이 Fig 2.에서 보는 바와 같이 Solder의 80wt%를 차지하고 있는 Au와 전율 고용관계에 있음에 따라 근본적으로 그 역할을 수행하지 못하게 됨에 따라 새로운 확산 방지층의 개발이 필요하다.




Fig 2. Au-Pt Phase diagram.

따라서 본 연구에서는 기존의 Pt 층을 대신할 수 있는 새로운 확산방지층 재료를 선택하고 Solder와의 계면 특성을 함께 관찰하였다. LIGA-Like 공정으로 UBM pad와 Solder 증착용 Mask를 형성한 후 Thermal Evaporator를 이용하여 Au-Sn solder를 증착시켰다. 이렇게 얹어진 시료를 Lift-off 공정과 Reflow 공정을 통해 Solder bump를 형성하였으며, 제조된 시료에서 Solder와 UBM 간의 계면반응 특성을 SEM과 EDS를 이용하여 Cross-section 상태에서 분석하고, 백금(Pt)의 확산 방지막으로서의 부적

합성을 관찰한 후, 백금 확산 방지막을 대신할 새로운 재료의 선택과 선택된 재료의 적용가능성을 확인하였다.

## 2. 실험 방법

### 2.1 Micro Solder Bump의 형성

Thermal Evaporator를 이용하여 Au-20(wt.%)Sn 합금 조성인 Solder를 1step으로 증착하기 위하여 먼저 Au와 Sn을 표 1과 같은 조성으로 혼합하여 진공로에서 700°C로 가열한 후 1시간동안 유지, 냉각시켜 기 솔더 합금을 제조하였다. 제조된 솔더 합금은 Thermal Evaporator로 증착시킨 후 DTA (Differential Thermal Analysis) Tester로 각각의 용융점을 측정하였으며, X선 회절 분석기(Rigaku, D-Max IIIA Diffractometer, Japan)를 통해 합금 내에 카본 등의 불순물의 포함 여부를 분석하였다. 또한 SEM(S-2500C, HITACHI, Japan)을 통해 reflow된 Solder 합금의 미세조직을 확인하였다.

한편 기 제조된 Solder 합금으로 Solder bump를 형성하기 위하여 유리기판 위에 1차 Lithography 공정으로 직경 20 $\mu\text{m}$ 의 UBM을 형성한 후, 이 위에 2차 공정으로 Solder용 PR mask를 형성하였다.

Table 1. Composition of Casted Au/Sn alloys.

	Au Contents(g)	Sn Contents(g)	Composition (wt%)
1	0.38	0.12	76Au24Sn
2	0.39	0.11	78Au22Sn
3	0.40	0.1	80Au20Sn
4	0.41	0.19	82Au18Sn

이후 제조 기판 상에 Solder 합금의 preform을 제조를 위해 Thermal evaporation 법으로 합금을 증착시킨 후, 330°C에서 reflow를 하여 Micro Solder Bump를 형성하였고 형성된 Solder Bump를 SEM으로 그 미세조직을 관찰하였다. 이상의 공정 모식도는 Fig 3.와 같다.




Fig. 3. LIGA Like process for Solder bump.

## 2.2 Solder/UBM 계면 반응 특성

Pt, Co 기판에 직경  $600\mu\text{m}$ 의 contact pad를 형성하기 위하여 Lithography 공정을 사용하였다. passivation layer로는 Cr을 사용하였으며, sputtering으로 증착된 Cr은 Lift-off 법으로 원형으로 제거되었다. 이후 직경  $780\mu\text{m}$ 의 Solder ball을  $33^{\circ}\text{C}$ 에서 reflow 접합시켰다. Reflow 시간은 1분 간격으로 증가시키면서 진행하였고, 각 reflow 조건에서 시편들의 단면을 SEM으로 관찰하였다.



Fig. 4. Soldering Process.

## 3. 결과 및 고찰

### 3.1 Micro Solder Bump의 형성

Fig 5.는 DTA test 결과이며, 그 결과를 Table 2에 정리하였다. Fig 2와 Table에서 확인할 수 있듯이 Au-20Sn 조성과 가장 정확한 융점을 가진 조건은 실제 조성과 일치하는 Au:Sn=80:20(wt%)의 조성을 사용한 것이었으며, 이 합금의 X선 회절 패턴은

Fig 6과 같다. peak 분석을 통해 불순물의 함유는 없는 것으로 확인되었으며, 이후의 실험은 이 합금 조성으로 진행하였다. 합금의 융점은  $280.2^{\circ}\text{C}$ 이며 고상·액상 구간은  $4.6^{\circ}\text{C}$ 였다.




Fig. 5. DTA Test Result.

(a)76Au24Sn(b)78Au22Sn(c)80Au20Sn (d)82Au18Sn

Table 2. DTA Test Result.

	Composition (wt%)	$M_p$ ( $^{\circ}\text{C}$ )	Mush Zone
1	76Au24Sn	280.8	279.0~283.5 $^{\circ}\text{C}$
2	76Au24Sn	280.6	278.4~282.7 $^{\circ}\text{C}$
3	76Au24Sn	280.2	278.1~282.7 $^{\circ}\text{C}$
4	76Au24Sn	282.2	278.5~285.3 $^{\circ}\text{C}$





Fig. 6. X-ray diffraction pattern of 80Au20Sn.

Fig 7.은 기 제조된 합금을 Thermal Evaporator를 이용하여 증착 시킨 후 얻어진 Solder 막을  $330^{\circ}\text{C}$ 에서 reflow하여 그 형상을 SEM으로 관찰한 것이다. Solder bump의 크기는 계산상의 크기인  $26\mu\text{m}$ 에는

못 미치는  $15\mu\text{m}$ 이나 증착량의 조절과 증착을 위한 마스크 패턴의 크기를 조정함으로써 충분히 증착이 가능하며 기존의 E-beam evaporator의 방법보다 수월한 방법으로 증착이 가능함을 확인할 수 있었다.




**Fig 7.** Solder Bump after reflow.:

(a) Pitch  $100\mu\text{m}$  (b) Diameter  $15\mu\text{m}$


### 3.2 Solder/UBM간 반응 특성

상기와 같은 방법으로 형성한 Solder bump의 단면의 관찰하면서 Pt 패드의 사용시 Pt가 솔더 내로 모두 dissolution된 것을 확인할 수 있었다. Fig 8은 언급한 바와 같이 Pt가 모두 dissolution된 후 유리 기판 위의 passivation layer인 Cr과 Solder가 직접적으로 접촉하게 되면서 계면이 떨어지는 것을 보여 주고 있다. 즉, 이 경우에서는 Cr과 솔더가 직접적으

로 접촉하게 됨에 따라 패키징의 신뢰성을 기대하기 어렵게 된다.



**Fig 8.** SEM micrograph showing interfacial microstructure after solder reflow on glass substrate.



**Fig 9.** SEM micrographs showing interfacial microstructure after solder reflow on Pt substrate.: (a) As-reflow at  $330^\circ\text{C}$  (b) at  $330^\circ\text{C}$  for 3min

아울러 Pt 기판에서의 Soldering 실험에서 그 계면에 형성되는 Au-Pt-Sn의 3원계 IMC(Intermetallic compound)는 그 성장속도가 매우 빠름을 Fig 9.에서 와 같이 확인할 수 있었다.

이러한 빠른 IMC의 성장 속도는 IMC에 응력을 생성시킴으로써 크랙 및 공공의 형성 결과로 나타나게 됨에 따라 Solder 접합부의 신뢰성에 나쁜 영향을 미치게 된다. 아울러 매우 빠른 Pt의 용해 속도가 IMC 생성 속도는 고가 Pt 층의 두꺼운 증착을 요구하게 되는 단점 가지게 된다. 따라서 현재 사용되고 있는 Pt 확산방지층의 변경이 필요하다.

Pt layer 대신 다른 재료로써 선정한 Co의 경우

Fig 10.에서와 같이 Solder와의 접합특성이 좋고




Fig 10. SEM micrographs showing interfacial microstructure after solder as-reflow on Co substrate.




Fig 11. SEM micrographs showing interfacial microstructure of solder reflow on Co substrate.: (a) at 330°C for 4min (b) at 330°C for 7min

Wetting성 역시 양호하다. 또한 Fig 11.에서 확인할 수 있는 바와 같이 계면에 형성되는 Au-Co-Sn의 3원계 IMC의 성장속도 역시 Pt기판일 경우에 비해 느려 전단강도 역시 높을 것으로 예상됨에 따라 적용할 경우 궁극적으로 패키징의 신뢰성이 향상될 것으로 판단된다.

#### 4. 결론

기존에 사용되고 있는 Pt system의 UBM구조의 취약성을 확인하고 새로운 재료의 적용 가능성을 모색하고자 한 본 연구에서 다음과 같은 결론을 얻을 수 있었다.

- E-beam evaporator를 이용한 Multy-layer 방식의 솔더 증착보다는 process면에서 수월한 Thermal Evaporator를 이용하여 AuSn 솔더의 균일한 조성으로의 증착이 가능하다.

- Pt와 Au의 전율 고용관계에 의해 기존 UBM 구조의 변경이 필요하며, 또한 Au와 대부분의 UBM용 재료들이 전율고용관계를 가짐에 따라 새로운 재료의 적용이 한정되어 있는 상황에서 적용 가능한 재료로써 Co를 선택할 수 있다.

#### 5. 감사의 글

본 연구는 2000년 과학재단 연구비지원(과제번호 : 994010202)으로 이루어졌으며, 이에 감사 드립니다.

#### 참고 문헌

- [1] Qing Tan and Y.C.Lee, "Soldering Technology for Optoelectronic Packaging", Department of Mechanical Engineering and Center for Optoelectronic Computing Systems, UNIV. of Colorado, Electronic Components and Technology Conference, pp. 26~36, 1996.
- [2] Kohsuke Katsura, Tsuyoshi Hayashi, Fumikazu and Susumu Hata, "A Novel Flip-Chip Interconnection Technique Using Solder Bumps for High-Speed Photoreceivers", Journal of Lightwave Technology, Vol. 8, No.9, pp. 1323-1327, 1990.
- [3] D.G.Ivey, "Microstructural characterization of Au/Sn Solder for Packaging in Optoelectronic Applications", Micron, Vol.29, pp. 281-287, 1998.
- [4] W.Sun and D.G.Ivey, "Development of an electroplating solution for Codepositing Au-Sn alloys", Materials Science and Engineering, B65, pp. 111-122, 1999
- [5] William R. Imler, Kenneth D. Scholz, Maria Cobarruvia, V.K. Naesh, Clinton C. Chao and Roland Haitz, "Precision flip-chip solder bump interconnects for optical packaging", IEEE Transactions on Components Hybrids and Manufacturing Technology, Vol. 15, No. 6, pp. 977-982, 1992.