

## 구리 전해도금을 이용한 Air-gap 변화 방식의 Tunable capacitor 제조

이재호, 서창택, 이명복, 이종현  
경북대학교

### Fabricated Tunable Capacitor of Air-gap Variations Using Cu Electroplating

Jae Ho Lee, Chang Taeg Seo, Myoung Bok Lee, Jong Hyun Lee  
School of Electronics and Engineering Kyungpook National University

**Abstract** - In this paper, we present the fabrication and performance of tunable capacitors with various structural geometry of plates. Experimental devices have been fabricated using Cu-electroplating techniques and standard MEMS techniques. In particular, the thickness of electroplated Cu is designed below 0.5  $\mu\text{m}$  for lower actuation voltage. The fabricated tunable capacitors has been tested from 0V~42V and achieves a tuning ratio of 46%~64.2%.

#### 1. 서 론

무선통신의 발달에 따라 모든 통신 소자는 소형화, 저전력소비화, 저가형의 형태를 추구하고 있으며, 회로의 기본 소자인 resistor, inductor, capacitor와 같은 수동 소자도 소형화를 넘어서 IC화로 전향되고 있다.<sup>(1)</sup> 이들 소자의 IC화를 위해서는 소자 모두가 웨이퍼 상에 미세 구현이 가능해야 한다. 특히 통신 소자의 주파수 대역이 수 GHz 대역으로 확장됨에 따라 이에 응용이 가능한 수동소자의 연구가 요구되어 왔다.

최근 통신 소자의 발달에 따라 VCO (Voltage Controlled Oscillator)와 LC filter, Resonator, Phase shifter에 응용이 가능한 capacitor의 연구가 활발히 진행되고 있다.<sup>(2)(3)(4)</sup> 기존의 capacitor는 PIN junction varactor를 이용하여 공핍층의 변화에 따른 정전용량의 변화를 이용하였지만 정전용량의 변화 범위가 작기 때문에 소자 응용에 제한이 있다. 그리고 통신 소자의 사용 주파수가 수백 MHz 대역에서 수 GHz 대역의 고주파로 넓어짐에 따라 기존의 capacitor는 통신 소자로의 응용이 불가능하다. 이에 따라 3차원의 구조인 tunable capacitor를 제작하기 위해 MEMS (Micro-Electro-Mechanical-Systems) 기술을 사용함으로써 정전용량의 변화 범위를 넓게 하며, 수 GHz 대역의 고주파에서 응용이 가능한 소자의 연구가 진행되고 있다.

본 논문에서는 고주파 소자의 응용을 위해 고주파에서 기판 손실이 적은 Corning 1737 glass 기판을 사용하였고 MMIC(Monolithic Microwave Integrated Circuits) 응용과 제조의 편리성을 위해 transmission line 중의 하나인 CPW(CoPlanar Waveguide)를 기초로 하여 3차원의 tunable capacitor를 제작하였다. 이를 위해 기본적인 MEMS 기술과 구리 전해도금법을 이용하여 구조물을 형성시켰다.

#### 2. 이 론

그림 2은 tunable capacitor의 등가회로이다.  $C_t$ 는 air-gap 변화에 따른 총 capacitance이며,  $C_p$ 는 CPW transmission line의 signal line과 ground line 사이에 발생하는 기생 capacitance이다. 기생

capacitance는 수 fF 이하이기 때문에 거의 무시가 가능하므로 그림 3(b)와 같이 나타낼 수 있다. Capacitance에 따른 두 평판 사이의 거리 d에 대한 관계식은 capacitance의 변화율에 의해 나타낼 수 있다. 두 평판 사이의 초기 간격  $g_0$ 를 가지는 초기 capacitance  $C_{t0}$ , 두 평판 사이의 거리 d 변화에 따른  $C_t$ 에 따른 변화율은 식 (1)과 같이 표현할 수 있다<sup>(5)</sup>.

$$\frac{C_t - C_{t0}}{C_{t0}} : \text{Capacitance의 변화율} \quad (1)$$

$$C_{t0} = \frac{C_{air} C_{Si_3N_4}}{C_{air0} + C_{Si_3N_4}} \quad C_t = \frac{C_{air} C_{Si_3N_4}}{C_{air} + C_{Si_3N_4}}$$

윗 식에 대한 parameter들은 아래와 같으므로

$$C_{air0} = \frac{\epsilon_0 A}{g_0}, \quad C_{air} = \frac{\epsilon_0 A}{g_0 - d}, \quad C_{Si_3N_4} = \frac{\epsilon A}{t_{Si_3N_4}}$$


식 (2)와 같이 정리할 수 있다.

$$\frac{C_t - C_{t0}}{C_{t0}} = \frac{\frac{C_{air} C_{Si_3N_4}}{C_{air} + C_{Si_3N_4}} - \frac{C_{air0} C_{Si_3N_4}}{C_{air0} + C_{Si_3N_4}}}{\frac{C_{air} C_{Si_3N_4}}{C_{air} + C_{Si_3N_4}} + \frac{C_{air0} C_{Si_3N_4}}{C_{air0} + C_{Si_3N_4}}} \quad (2)$$


즉, 두 평판 사이의 거리 변화 d는

$$d = g_0 - \frac{1}{\epsilon} \left[ \frac{\frac{t_{Si_3N_4} \epsilon_0 + g_0 \epsilon}{C_t - C_{t0}} - t_{Si_3N_4} \epsilon_0}{C_{t0}} + 1 \right] \quad (3)$$

으로 나타낼 수 있다.



(a) 등가회로



(b) 일반적인 tunable capacitor의 등가회로

그림 2. Tunable capacitor의 등가회로

### 3. 소자의 제조

그림 3은 소자의 단면도이다. 소자간의 절연성을 높이기 위해 기판으로 Corning 1737 glass를 사용하였으며, 두께는  $500\mu\text{m}$ 이다. CPW의 signal line과 ground line의 면적은  $200\mu\text{m} \times 700\mu\text{m}$ ,  $400\mu\text{m} \times 700\mu\text{m}$ 이다. line 간의 간격은  $50\mu\text{m}$ 로 설계하였다. CPW line은 전해 도금시 seed layer로 Cr/Au박막을 형성하고. 그 위에 약  $1.5\mu\text{m}$  두께의 Cu를 전해 도금하였다.

그림 2는 Tunable capacitor의 제조 공정도이다. 먼저 glass상에  $400\text{A}$  두께의 Cr을 열증착한 후 in-situ로  $1300\text{A}$  두께의 Au를 증착하였다. PR 공정으로 Cr/Au 패터닝을 하여 1차 도금을 위한 base metal seed layer






그림 3. Tunable capacitor의 단면도

를 형성하였다. AZ1512 posi-PR로 도금이 될 부분을 정의하여 CPW의 전극 line 부분을 1차 전해도금 하였다. 1차 도금은  $5\text{mA}$  정전류원으로  $7.5\text{min}$ 을 시행하여 약  $1.5\mu\text{m}$  두께의 도금두께를 얻었다(그림 4(a)). 이 후의 도금과정에서 불필요한 도금을 제거하기 위해 전극 line사이의 Cr을 제거하였다. 그리고 기본적으로 capacitance를 유지하고 상부전극과 하부전극 사이의 단락을 방지하기 위해 PECVD를 사용하여  $3500\text{A}$  두께의  $\text{Si}_3\text{N}_4$ 를 증착하고  $1300\text{A}$  두께의 Au를 열증착하였다. Au층은 wet etching으로 선택적으로 제거를 하였으며,  $\text{Si}_3\text{N}_4$ 층은 RIE(Reactive Ion Etching)로 선택적으로 제거하였다(그림 4(b)). Tunable capacitor의 tuning을 위한 air-gap을 형성시키기 위해 도금용 PR을 사용하여 도금될 부분을 정의하고 정전류원으로  $5\text{mA}$ 를 인가하여  $6.5\text{min}$  동안 2차 도금을 시행하여 약  $4.58\mu\text{m}$ 의 air-gap을 형성시켰다(그림 4(c)).



(a) 3 beam



(b) 4 bridge


그림 3. 제작된 air-bridge 구조의 전자현미경 사진

다음으로 air-bridge는 seed layer 형성을 위해  $1300\text{A}$  두께의 Au를 증착하였다. 이어서 Au를 패터닝한 후,

AZ1512 posi-PR을 사용하여 bridge의 도금 부분을 정의하였다. 도금 두께가 두꺼울수록 capacitance tuning이 어려우므로 얇은 두께로 도금을 하였다. air-bridge는  $2\text{mA}$  정전류원으로 2분간 도금하여 형성 시켰다(그림 4(d)). 이에  $0.5\mu\text{m}$ 이하의 도금 두께를 얻을 수 있었고 그림 5은 도금된 bridge의 두께를 나타낸 전자주사현미경 사진이다.

마지막으로 도금을 위해 전극으로 사용되었던 Cr은  $50^\circ\text{C}$ 의  $\text{HCl} : \text{H}_2\text{O} = 1 : 1$  용액으로 Cr을 제거하였다.


그림 3은 제조된 여러 형태의 air-bridge에 대한 전자 주사현미경 사진이다. 1차 도금 후 전극의 두께는 약  $1.5\mu\text{m}$ 이며, air-bridge는  $0.5\mu\text{m}$ 이하의 두께를 나타낸다. 여기서 PR 회생층이 완전히 제거되었으며, air-bridge는 완전히 떠 있는 구조를 이루고 있으며, air-gap은  $4.58\mu\text{m}$ 의 높이를 이루고 있었다.




(a) CPW 정의



(b)  $\text{Si}_3\text{N}_4$  / Au 증착



(c) 2차 도금



(d) Air-bridge 정의



(e) PR 제거

그림 4. Tunable capacitor의 제조 공정도




그림 5. 3차 도금의 air-bridge 전자현미경 사진

#### 4. 제조된 소자의 특성

제안된 capacitor의 capacitance와 전압에 대한 air-gap의 변화를 얻기 위해 HP4280A C-V measurement를 사용하였다. 그림 5는 전압을 0V~42V까지 인가했을 때 제작된 capacitor에 대한 C-V 특성을 나타내고 있다.




그림 5. Tunable capacitor의 C-V 특성

그림 4(a), (b)의 구조에 따른 capacitance의 변화는 각각  $1.362\text{pF} \sim 2.59\text{pF}$ ,  $1.367\text{pF} \sim 2.245\text{pF}$ 으로 나타났으며, (b)의 경우에는 그림 5의 A부분과 같이 32V에서 bridge가 파괴되는 현상을 보였다. 이는 도금된 bridge의 두께가  $0.5\mu\text{m}$ 이하로 매우 얕아 전압이 증가할 수록 air-bridge의 중앙 부분의 air-gap이 하부전극에 급격하게 움직이게 된다. 어느 정도의 큰 전압이 인가되었을 때 air-bridge를 지탱하는 기계적인 힘보다 큰 정전력의 힘이 작용하여 발생하는 파괴 현상이다. 제조된 소자의 tuning rate는 각각 57.9%, 64.2%로 나타났으며, 4 bridge의 경우 큰 변화 범위를 보였지만 32V에서 파괴되는 특성을 보였다.

그림 6은 식(3)을 이용하여 그림 5의 C-V 특성으로부터 air-gap의 변화를 보였다. 그림 6의 B부분은 그림 5의 A부분과 같이 air-bridge 파괴로 나타나는 현상이다.




그림 6. 전압에 따른 air-gap의 변화

그림 6에서 air-gap의 1/3 정도의 변화를 보였고 4 bridge의 경우 약  $1.8\mu\text{m}$ 의 air-gap이 변화되었다.

#### 5. 결 론

본 논문에서는 VCO, filter, resonator에 응용이 가능한 tunable capacitor을 제조하였다. tunable

capacitor의 변화 범위를 높이기 위해 air-gap이 변하는 방식에 중점을 두었으며, 3차원 구조물을 형성하기 위해 Cu 전해도금과 MEMS 기술을 사용하여 구조물을 형성하였다. 상부 전극과 하부 전극 사이의 air-gap 두께를 약  $4.5\mu\text{m}$ 을 형성하였고 bridge 변화에 대한 인가 전압을 낮추기 위해 bridge 두께를  $0.5\mu\text{m}$  이하의 Cu 전해도금으로 시행하였다. 여러 가지 bridge 형태를 형성하여 인가 전압에 대한 bridge의 움직임을 정전용량으로 관찰하였다. 인가 전압을  $0V \sim 42V$ 로 주었을 때 Bridge의 형태에 따라 정전용량이 57.9%, 64.2%의 변화율을 나타내었다. 향후 air-gap을 줄이고 air-bridge 면적을 증가시키는 방법으로 더욱 낮은 전압에서 큰 tuning range를 가지는 tunable capacitor를 제조할 예정이며, 여러 MMIC 분야에 활용될 수 있을 것으로 기대된다.<sup>(6)</sup>

#### 참 고 문 헌

- [1] M. Park, Seonghearn Lee, Pyan Kyu Jin Gun Koo and Kee Soo Nam, "High Q CMOS compatible microwave inductors using double metal interconnection silicon technology" IEEE microwave and Guided Wave Letter Vol.7 No.2 pp.45-47 Feb.1997
- [2] Aleksander Dec, Ken Suyama, "A 2.4GHz CMOS LC VCO USING MICROMACHINED VARIABLE CAPACITORS FOR FREQUENCY TUNING", IEEE MTT-S Digest, pp79-82, 1999
- [3] Aleksander Dec, Ken Suyama, "Micromachined Electro-Mechanically Tunable Capacitors and Their Applications to RF IC's", IEEE transactions on microwave theory and techniques, Vol.46 No12, december 1998
- [4] Jeremy B. Muldavin, Gabriel M. Rebeiz, "X-Band Tunable MEMS Resonators", IEEE pp116-118, 2000
- [5] Zun Zou, Chang Liu, Jose Schutt-Aine, Jinghong Chen, and Sung-Mo Kang "Development of a Wide Tuning Range MEMS Tunable Capacitor for Wireless Communication Systems", IEEE IEDM, pp403-406, 2000
- [6] Khalil Najafi, Kenichiro Suzuki, "A Novel Technique and Structure for the Measurement of Intrinsic Stress and Young's Modulus of Thin Films", IEEE, pp96-97, 1989