

완전-차동형 바이폴라 전류-제어 전류 증폭기(CCCA)

°손 창훈, 임 동빈, 차 형우*
청주대학교 대학원 전자공학과, 전자·정보통신·반도체 공학부*
*360-764 청주시 상당구 내덕동 36

A fully-differential bipolar current-controlled current amplifier(CCCA)

°C.-H. Son, D.-B. Im, and H.-W. Cha*
Electronic Eng.,* School of Electronic, Information & Communication,
Semiconductor Eng., Chongju Univ.,
36, Naedok-dong, Sangdang-gu, Chongju-shi, 360-764,
Tel : (043) 229-8441, E-mail : hwcha@chongju.ac.kr

Abstract

A Novel fully-differential bipolar current-controlled current amplifier(CCCA) for electrically tunable circuit design at current-mode signal processing were designed. The CCCA was consisted of fully-differential subtracter and fully-differential current gain amplifier. The simulation result shows that the CCCA has current input impedance of 0.5 Ω and a good linearity. The CCCA has 3-dB cutoff frequency of 20 MHz for the range over bias current 100 μA to 20 mA. The power dissipation is 3 mW.

에 주의가 요구되는 단점을 갖고 있다. 특히, 발표된 전류 증폭기들은 전류 이득을 제어할 수 없기 때문에 각종 튜닝(tuning) 회로 및 진압 제어 여파기와 발진기 등에 응용할 수 없는 문제점을 갖고 있다.

본 연구에서는 이런 문제를 해결한 새로운 구성의 완전-차동형 바이폴라 전류-제어 전류 증폭기(current-control current amplifier : CCCA)를 제안한다. 이 CCCA 설계를 위하여 완전-차동형 전류 감산기[6]와 완전-차동형 전류 이득 증폭기를 채용하였다

I. 서론

전류 증폭기는 전류 신호를 입력으로 받아 임의의 전류 이득 A_i 배로 증폭해서 전류로 출력시키는 3 단자 능동 소자로서 전류-모드 신호처리의 기본 블록이 된다. 이 증폭기는 전압-모드의 연산 증폭기와 같이 그 응용 범위가 다양하며 특히, 고주파 특성이 우수하여 IF단과 RF 회로 설계에 이용되고 있다. 이상적인 전류 증폭기는 입력 단자의 임피던스가 0, 전류 증폭율과 출력 단자의 임피던스는 각각 무한대를 가져야 한다[1],[2].

이상적인 특성을 갖는 전류 증폭기의 연구가 최근에 활발히 이루어지고 있지만 여전히 입력 임피던스가 큰 문제점이 있다[3-4]. 따라서, 이 전류 증폭기를 실용 전자회로에 적용할 때 진치 회로 설계에 주의가 요구된다. 또한, 이 전류 증폭기는 단일 입력 신호만 증폭하기 때문에 그 응용 범위가 제한되는 문제점이 있다. 이 문제점을 해결하기 위해, 완전-차동 전류 신호를 증폭하는 완전 차동형 전류 증폭기가 발표되었지만[5], 여전히 입력 임피던스가 크기 때문에 진치 회로 설계

II. 회로구성 및 동작 원리

본 논문에서 제안한 완전-차동형 바이폴라 전류-제어 전류 증폭기 회로를 그림 1에 나타냈다. 회로는 크게 $Q_1 \sim Q_{14}$ 로 구성되는 완전-차동형 전류 감산기와 $Q_{15} \sim Q_{34}$ 로 형성되는 완전-차동형 전류 이득 증폭기로 구성된다.

완전-차동형 전류 감산기 회로는 전류 입력을 위해 $Q_1 \sim Q_2$ (또는 $Q_8 \sim Q_9$)로 구성되는 정류 셀(regulated cell)과 차동 출력을 얻기 위한 $Q_3 \sim Q_7$ (또는 $Q_{10} \sim Q_{14}$)로 구성되는 전류 미러로 이루어졌다. 또한, 전류 입력 단자의 임피던스를 줄이기 위해 이 두 부분의 컬렉터 전류를 귀환시켰다[7]. 회로에서 베이스 전류를 무시하면, Q_2 의 이미터 단자로 입력되는 총 전류 $I_B + i_{IN1}$ 은 전류 미러 $Q_3 \sim Q_4$ 와 $Q_6 \sim Q_7$ 에 의해 i_{C1} 로 그리고 $Q_3 \sim Q_5$ 에 의해 i_{C5} 로 각각 복제된다. 한편, $I_B + i_{IN2}$ 는 전류 미러 $Q_{10} \sim Q_{11}$ 와 $Q_{13} \sim Q_{14}$ 에 의해 i_{C14} 로 그리고 $Q_{10} \sim Q_{12}$ 에 의해 i_{C12} 로 각각 복제된다. 따라서, 전류 출력 단자에서 다음과 같은 전류 전달식을 구할 수 있다.

$$i_{O1} = i_{C14} - i_{C5} = -(i_{IN1} - i_{IN2}) \quad (1a)$$

$$i_{O2} = i_{C1} - i_{C12} = (i_{IN1} - i_{IN2}) \quad (1b)$$

본 연구는 과학기술부 한국과학재단 지정 청주대학교 정보통신연구센터의 지원에 의한 것입니다.

본 연구는 반도체설계교육센터(IDEC)로부터 부분적인 지원을 받아 이루어졌습니다.




그림 1. 바이폴라 전류-제어 전류 증폭기의 전체 회로도.

또한, 전류 미러 $Q_3 \sim Q_4$ (또는 $Q_{10} \sim Q_{11}$)에 의해 $i_{C1} = i_{C2}$ (또는 $i_{C8} = i_{C9}$)이 되어 v_{BE1} 과 v_{BE2} 가 같은 크기로 증가 또는 감소한다. 따라서, 전류 입력 단자는 일정한 전압을 갖고 있기 때문에 가상 접지가 형성되어 낮은 임피던스를 갖는다고 할 수 있다. 소신호 등가 회로를 이용하여 전류 입력 단자의 입력 임피던스 r_{IN1} 과 r_{IN2} 를 구하면 다음과 같이 주어진다 [6],[7].

$$r_{IN1} = \frac{1}{g_{m2}} - \frac{1}{g_{m1}} + \frac{1}{g_{m1}g_{m2}r_{\pi 2}} \quad (2a)$$

$$r_{IN2} = \frac{1}{g_{m9}} - \frac{1}{g_{m8}} + \frac{1}{g_{m8}g_{m9}r_{\pi 9}} \quad (2a)$$

전류 미러에 의해 $i_{C1} = i_{C2}$ (또는 $i_{C8} = i_{C9}$)이 되므로 r_{IN1} 과 r_{IN2} 는 무시할 정도로 작은 값을 갖는다. 따라서, 전류 입력 단자는 가상 접지가 형성된다고 할 수 있다. 전류 출력 단자의 출력 임피던스는 전류 미러 구성에 의해 높게 할 수 있기 때문에 출력 전류 i_{O1} 또는 i_{O2} 는 부하의 영향을 받지 않는다. 따라서, 그림 1에 나타낸 완전-차동형 전류 증폭기의 회로에 대한 입-출력 전류 전달식은 식 (1a)와 (1b)로 주어진다.

완전-차동형 전류 이득 증폭기 회로는 트랜스리니어 셀(translinear cell)을 구성하는 $Q_{15} \sim Q_{18}$, 바이어스 전류원 I_Y 과 I_X , 그리고 차동 전류 출력을 얻기 위해 $Q_{19} \sim Q_{34}$ 로 구성된 전류 미러로 구성된다. 트랜스리니어 셀을 구성하는 트랜지스터가 정합되었다고 가정하고 트랜스리니어 셀의 Q_{15} 와 Q_{18} (또는 Q_{16} 와 Q_{17}) 사이의 전압 ΔV 는 다음과 같이 주어진다.

$$\Delta V = v_{BE15} - v_{BE18} = v_{BE16} - v_{BE17} \quad (3)$$

바이폴라 트랜지스터의 $v_{BE} = V_T \ln(i_C/I_S)$ 라는 관계식을 이용해 위 식을 간략화한 다음, 양변에 지수를 취하면

$$\exp\left(\frac{\Delta V}{V_T}\right) = \frac{i_{C15}}{i_{C18}}, \quad \exp\left(\frac{\Delta V}{V_T}\right) = \frac{i_{C16}}{i_{C17}} \quad (4)$$

이 되어 다음과 같은 식을 구할 수 있다.

$$\frac{i_{C15}}{i_{C18}} = \frac{i_{C16}}{i_{C17}} \quad (5)$$

완전-차동형 전류 이득 증폭기 회로의 두 전류 입력 마디(node)에서 KCL을 적용하고 식 (1a)와 (1b)를 이용하면 i_{C15} 와 i_{C18} 은 다음과 같이 나타낼 수 있다.

$$i_{C15} = i_{O1} + I_X = -(i_{IN1} - i_{IN2}) + I_X \quad (6a)$$

$$i_{C18} = i_{O2} + I_X = (i_{IN1} - i_{IN2}) + I_X \quad (6b)$$

i_{C16} 은 2개의 출력을 갖는 일손 전류 미러 $Q_{19} \sim Q_{23}$ 를 통해 i_{C23} 과 i_{C22} 로 복제되고, i_{C22} 는 다시 전류 미러 $Q_{32} \sim Q_{34}$ 를 통해 i_{C32} 로 복제된다. 한편, i_{C17} 는 일손 전류 미러 $Q_{24} \sim Q_{28}$ 를 통하여 i_{C28} 과 i_{C27} 로 복제되고, i_{C27} 은 다시 전류 미러 $Q_{29} \sim Q_{31}$ 를 통하여 i_{C29} 가 된다. 따라서 출력 전류는 다음과 같이 된다.

$$i_{OUT1} = i_{C23} - i_{C29} = i_{C16} - i_{C17} \quad (7a)$$

$$i_{OUT2} = i_{C28} - i_{C32} = i_{C17} - i_{C16} \quad (7b)$$

또한, 차동 증폭기 Q_{16} 과 Q_{17} 그리고 바이어스 전류

완전-차동형 바이폴라 전류-제어 전류 증폭기(CCCA)

I_Y 에 의해, $i_{C16} + i_{C17} = I_Y$ 을 얻을 수 있다. 이 식과 식 (7)을 이용하면

$$i_{C16} = \frac{1}{2}(I_Y + i_{OUT1}), \quad i_{C17} = \frac{1}{2}(I_Y - i_{OUT1}) \quad (8a)$$

또는

$$i_{C17} = \frac{1}{2}(I_Y + i_{OUT2}), \quad i_{C16} = \frac{1}{2}(I_Y - i_{OUT2}) \quad (8b)$$

위 식과 식 (6)을 식 (5)에 대입하여 정리하면 그림 1에 나타난 완전-차동형 전류-제어 전류 증폭기의 출력 전류는 최종적으로 다음과 같이 얻어진다.

$$i_{OUT1} = \frac{I_Y}{I_X} (i_{IN1} - i_{IN2}) \quad (9a)$$

$$i_{OUT2} = -\frac{I_Y}{I_X} (i_{IN1} - i_{IN2}) \quad (9b)$$

이 식으로부터, 그림 1에 나타난 완전-차동형 전류-제어 전류 증폭기(CCCA)는 출력 전류가 바이어스 전류 I_Y 에 직접 제어할 수 있을 뿐만 아니라 두 입력된 전류의 차에 비례한다는 것을 알 수 있다.

그림 1에서 사용한 윌슨 전류 미러는 출력단의 전압이 변화에 따른 얼리(Early) 효과는 무시할 수 있기 때문에[8], 제안한 CCCA의 출력단은 얼리 전압에 영향을 받지 않는다고 할 수 있다. 이 CCCA의 출력 임피던스 r_{OUT1} 과 r_{OUT2} 는 다음과 같이 주어진다.

$$r_{OUT} = \frac{\beta r_{e4}}{2} \parallel \frac{\beta r_{e5}}{2}, \quad r_{OUT} = \frac{\beta r_{e4}}{2} \parallel \frac{\beta r_{e5}}{2} \quad (10)$$

III. 시뮬레이션 결과 및 고찰

제안한 완전-차동형 바이폴라 전류-제어 전류 증폭기(CCCA)의 회로를 HSPICE 시뮬레이션을 통하여 동작 원리와 그 성능을 확인하였다. 시뮬레이션에서 사용한 트랜지스터의 모델은 Q2N3906(pnp)와 Q2N3904(npn)이다. 전원전압은 $V_{CC} = -V_{EE} = 1.5\text{ V}$, $V_B = -0.6\text{ V}$, 바이어스 전류, $I_B = I_X = I_Y = 100\mu\text{A}$, 그리고 부하 저항 R_L 는 100Ω 으로 각각 설정하여 실험을 하였다.

그림 2는 CCCA의 전류 입력 단자의 직류 특성을 실험한 결과이다. 이 그림으로부터 전류 입력 단자의 저항은 5Ω 이하라는 것을 알 수 있다. 이것은 종래의 전류 감산기의 입력 단자 저항 $r_{IN} = 1/g_m = V_T/I_C$ 와 비교할 때 25배 작은 값이다. 주파수에 따른 전류 입력 단자의 임피던스는 1 MHz 이하에서는 5Ω 이지만 100MHz 부분에서 최대 320Ω 이라는 것을 알 수 있다. 이 값은 윌슨 전류 미러의 입력 임피던스보다 더 작은 값이므로 양호한 임피던스 특성을 갖고 있다

고 할 수 있다.

그림 3은 $i_{IN2} = 0\text{ A}$ 일 때 i_{IN1} 의 변화에 따른 i_{OUT1} 과 i_{OUT2} 의 특성을 나타낸 것이다. 이 그림으로




그림 2. 전류 입력 단자의 임피던스 특성.




그림 3. 단일 전류 입력 신호에 대한 차동 출력 전류 특성.

부터, 윌슨 전류는 50 nA 이며, 실험 결과와 이론적인 전달 특성 사이에 차이가 있음을 알 수 있다. 이것은 바이폴라 트랜지스터의 유한한 공통-이미터 전류 이득 β 에 의해 발생하는 것이다. 즉, 제안한 CCCA는 7개의 전류 미러를 갖고 있기 때문에 이것에 의해 전달 특성의 기울기가 다르다는 것을 알 수 있다. 그러나 전달 특성의 선형성은 아주 우수하다는 것을 알 수 있다.

그림 4는 $i_{IN1} = 50\mu\text{A}$, $i_{IN2} = 25\mu\text{A}$ 일 때, 바이어스 전류 I_Y 의 변화에 대한 출력 전류 i_{OUT1} 과 i_{OUT2} 의 특성이다. 이 결과로부터 유한한 β 값에 의해 이론과 실험 결과가 차이가 남을 알 수 있다. 그러나, 그 선형성은 아주 우수하고 출력 전류의 제어 범위가 5 디케이드(decade)라는 것을 알 수 있다.

그림 5는 $i_{IN1} = 50\mu\text{A}$ 와 $i_{IN2} = 25\mu\text{A}$ 일 때, 제어 전류에 따른 전류 이득의 주파수 특성이다. 이 결과로부터 제어 전류 I_Y 가 $100\mu\text{A}$ 에서 20 mA 까지의 범위에서 3-dB 주파수가 20MHz 이상이라는 것을 알 수 있다. $10\mu\text{A}$ 이하에서는 주파수 특성이 낮아지는데,

이것은 트랜지스터의 차단 주파수 f_T 가 작은 바이어스 전류에 대해서는 작아지기 때문에 나타나는 현상이다. 따라서, 일반적인 바이어스 전류 $100\mu\text{A}$ 또는 그 이상에서는 우수한 주파수 특성을 갖는다고 할 수 있다[9].




그림 4. 바이어스 전류 I_Y 에 대한 출력 전류 특성




그림 5. 바이어스 전류 I_Y 에 따른 출력 전류의 주파수 특성

그림 6은 $i_{IN1} = 50 \sin 2\pi 100 \text{ kt} [\mu\text{A}]$, $i_{IN2} = 25 \sin 2\pi 100 \text{ kt} [\mu\text{A}]$ 일 때, 제어-전류 I_Y 가 $100\mu\text{A}$ 와 1 mA 일 때의 출력 전류 i_{OUT1} 과 i_{OUT2} 의 파형이다.




그림 6. 바이어스 전류에 따른 출력 전류 파형들

이 결과로부터 이론식 $i_{OUT} = I_Y/I_X (i_{IN1} - i_{IN2})$ 과 차이는 있지만, 출력 전류가 I_Y 의 가변에 의해 정확하게 10배 증폭되었다는 것을 알 수 있다.

IV. 결론

완전-차동형 전류-제어 전류 증폭기(CCCA)의 동작 원리와 성능을 각각 HSPICE 시뮬레이션을 통해 확인하였다. 제안한 CCCA는 이상적인 전류 입력 단자와 출력 단자의 특성을 갖고 있다. 또한 제안한 CCCA는 5-디케이드 범위로 출력 전류를 제어할 수 있는 특성을 갖고 있다. 따라서, 본 연구에서 제안한 CCCA는 연산 트랜스컨덕턴스 증폭기(OTA)와 같이 제어 기능을 갖고 있기 때문에 각종 튜닝(tuning) 회로, 전압-제어 발진기 등에 유용하게 사용될 것이다.

참고 문헌

- [1] G. Palmisano, G. Palumbo, and S. Pennisi, *CMOS current amplifiers*, Kluwer academic publisher, London, 1999
- [2] A. S. Sedra and K. C. Smith, *Microelectronic circuits*; Oxford Univ. Press(fourth edition), chap. 1, 1998.
- [3] N. Fujii, "Low voltage current-mode operational amplifier," *proc. of 1999 ITC-CSCC*, vol. 2, pp. 1076-1079, 1999
- [4] T. Nagasaku, A. Hyogo, and K. Sekine, "A synthesis of a novel current-mode operational amplifier," *IEICE Trans. Fundamentals*, vol. E79A, no. 2 Feb. 1996
- [5] S.-B. Jun and D.-M. Kim, "Fully differential current operational amplifier," *Electron. Lett.*, vol. 34, no. 1, pp. 62-63, January 1996.
- [6] 차 형우, 손창훈, 임동빈, 박지만, 정원섭, "완전 차동형 바이폴라 전류 감산기와 이를 이용한 전류-제어 전류 증폭기의 설계," 2001년도 CAD 및 VLSI 설계연구회 학술발표회 논문집, pp. 99-104.
- [7] H.-W. Cha and K. Watanabe, "Wideband CMOS current conveyor," *Electron. Lett.*, vol. 32, no. 14, pp. 1245-1246, July 1996.
- [8] A. S. Sedra and K. C. Smith, *Microelectronic circuits* ; Oxford Univ. Press(fourth edition), chap. 6.4, 1998.
- [9] A. S. Sedra and K. C. Smith, *Microelectronic circuits* ; Oxford Univ. Press(fourth edition), chap. 4.15, 1998.