

전기로를 이용한 Si || SiO₂/Si₃N₄ || Si 기판쌍의 직접접합
 (Direct bonding of Si || SiO₂/Si₃N₄ || Si wafers
 using a furnace.)

서울시립대학교 이상현, 이상돈, 서태윤, 송오성

1. 서론


Si/Si, Si || SiO₂/SiO₂ || Si, Si || Si₃N₄/Si₃N₄ || Si 기판쌍의 접합을 이용하여 SOI(Silicon - On - Insulator)를 제작하거나, 이를 적층하여 MEMS 공정의 기초소재로 이용하고자 하는 연구가 활발하다. SiO₂와 Si₃N₄는 같은 세라믹재료로서 반도체 전식식각공정법이 확보되어 있고, 서로 다른 큰 전식식각비를 얻을 수 있어 두 이종재료의 접합을 이용하면 상대적인 식각 stopping layer로 사용하여 좀더 복잡한 형식의 MEMS 소자의 구현이 가능한 장점이 있다. 본 연구는 기존에 알려진 SOI 직접접합 공정을 활용하여 Si(100) || SiO₂/Si₃N₄ || Si(100) 기판쌍의 직접접합 가능성을 확인하여 보았다.

2. 실험방법


직경 10cm의 Si(100)기판을 준비하여 한쪽면에는 thermal oxide 2000Å을 열산화막으로 증착하고, 다른 기판쌍의 전면에는 LPCVD를 이용하여 500Å 두께의 Si₃N₄ 박막을 성막하였다. 완성된 2개의 기판은 SiO₂ 기판은 SiO₂ 표면이 친수성으로 활성화되어 OH⁻ 이온이 남도록 SPM 세척을 하고, Si₃N₄ 기판은 SiO₂ 기판과 같이 세척 후 10%HF을 사용하여 H⁺가 남도록 소수성 표면으로 처리한다. 끝이어 class 100의 청정실에서 두 실리콘 기판쌍의 거울면을 서로 마주보게 하여 자체 고안한 정렬기(aligner)를 사용하여 실온에서 가접시켰다. 가접된 기판쌍은 400, 600, 800, 1000, 1200°C에서 2시간씩 박스형 전기로를 이용하여 5°C/min의 상승조건에서 유지한 후 -5°C/min로 감온시켜 SiO₂와 Si₃N₄의 계면사이에서 계면화산이 일어나 직접접합이 완료되도록 하였다. 완성된 기판쌍은 IR 분석기를 이용하여 전체 접합률을 분석하였고, 면도칼 삽입법으로 상대적인 접합강도를 판단하였다.

3. 실험결과

- 1) Fig.1에서와 같이 온도에 따른 접합률은 모두 90% 이상으로 큰 차이가 없었다.
- 2) 면도칼 삽입 결과 계면에너지에는 온도에 따라 증가하였으며 온도가 높아짐에 따라 최대 1,172 mJ/m²을 나타내었다.



[Fig.1] Bonded area
 Si || SiO₂/Si₃N₄ || Si wafer pairs.



[Fig.2] Bond strength of
 Si || SiO₂/Si₃N₄ || Si wafer pairs.