Proceedings of the Korean Information Science Society Conference (한국정보과학회:학술대회논문집)
- 2001.10c
- /
- Pages.46-48
- /
- 2001
- /
- 1598-5164(pISSN)
Implementation and Performance Analysis of the Pipelined Baugh-Wooley Multiplier
파이프라인 방식 Baugh-Wooley 승산기의 구현과 성능 분석
Abstract
본 논문에서는 Baugh-Wooley 승산 알고리즘을 '8x8-bit 15 stage 파이프라인 배열 숭산기', '8x8-bit 2 stage 파이프라인 배열 숭산기', '순수 조합 논리 배열 승산기'의 방식으로 FPGA상에서 구현하였으며, 각 구현방식의 성능을 비교 분석하였다.
Keywords