융합신호처리학회 학술대회논문집 (Proceedings of the Korea Institute of Convergence Signal Processing)

한국융합신호처리학회 (The Korea Institute of Convergence Signal Processing)
권호 표지

고속 저전력 곱셈기에 적합한 ENMODL CLA 설계

Design of ENMODL CLA for Low Power High Speed Multiplier

  • 백한석 (경상대학교 전자공학과) ;
  • 진중호 (경상대학교 전자공학과) ;
  • 송관호 (경상대학교 전자공학과) ;
  • 문성룡 (경상대학교 전자공학과) ;
  • 한석붕 (경상대학교 전자공학과) ;
  • 김강철 (여수대학교 컴퓨터 공학과)
  • 발행 : 2001.06.01
PDF 다운로드
⟨ 이전 논문 다음 논문 ⟩

초록

본 논문에서는 고속 저전력 곱셈기에 적합한 CPA(Carry Propagation Adder)부분의 ENMODL (Enhanced NORA MODL) 설계방식을 제안한다. ENMODL 설계방식은 반복성이 많은 CLA(Carry-Look-ahead Adder) 가산기와 같은 회로에서 많은 면적을 줄일 수 있고 동작 속도를 빠르게 할 수 있다. 따라서 본 논문에서는 저전력 고속 곱셈기에 적합한 CPA 부분을 ENMODL CLA 가산기로 설계했고 현대 0.6$\mu\textrm{m}$ 2-poly 3-metal 공정파라미터를 이용하여 HSPICE로 시뮬레이션 하여 회로의 성능을 확인하였다. 또한, CADENCE tool을 이용하여 16비트 곱셈기에 적합한 ENMODL CLA를 레이아웃 하여 칩 제작 중에 있다.

키워드