

AC PDP 시스템의 전원회로 해석과 소비전력 분석

안재우, 하정준, 최병조
경북대학교 전자전기 공학부

Power system analysis and power consumption breakdown for an ac PDP system

Jaewoo Ahn, Jungjun Ha, Byungcho Choi

School of Electronic and Electrical Engineering, Kyungpook National University.

ABSTRACT

This paper presents the results of the power system analysis and power loss breakdown performed on a 40-inch ac plasma display panel (PDP) TV set. The architecture and function of power system is reviewed. The power flow inside the PDP TV set is presented, and the distribution of the power loss is analyzed. It was found that the sustain driver circuit and power factor correction (PFC) circuit are the two major sources of the power loss. The results of this paper can be used as a preliminary guideline to improve the architecture and efficiency of power systems for ac PDP application systems.

1. 서 론

현재 생산중인 디스플레이 소자로는 CRT, TFTLCD, PDP, ELD 등이 있다. TV와 모니터용으로 수십 년 간 널리 사용되던 CRT 대신 소형 모니터 시장에서는 TFT LCD가 빠른 속도로 시장을 점유해 나가고 있으며 40인치 급 이상의 대형 모니터와 HDTV용으로는 PDP가 가장 유력한 디스플레이 장치로 부각되고 있다. PDP는 고전압 방전을 이용한 평면 표시 장치로 160° 이상의 넓은 시야 각을 가지고 있으며 박형 제작과 대형화, 고화질의 화면을 구현함에 있어 다른 어떤 화면 표시 장치보다 유리한 조건을 가진 소자이다. 이러한 장점에도 불구하고 아직까지 PDP가 CRT만큼 일반화되지 못한 이유는 가격이 비싸며 300W 이상의 많은 전력을 소비하기 때문이다. 따라서 PDP TV set의 상용화를 가속화하기 위한 가장 시급한 기술적 과제는 소비전력을 감소시키는 것이다. 이에 본




그림 1 PDP 응용 시스템 구성도

논문에서는 현재 국내에서 양산되는 40인치 AC PDP TV set의 전원회로를 해석하고 소비전력을 분석하여 보다 저 전력 PDP 응용 시스템 구현을 위한 기초 자료로 제공하고자 한다.

PDP 응용 시스템이 소비하는 전력은 크게 1)패널, 2)패널 드라이브 회로, 3)전원 공급단, 4)신호처리 및 시스템 제어를 위한 부분에서 소비하는 전력으로 나눌 수 있다.

본문에서는 패널을 구동하기 위한 전력을 생성하는 전원 공급단 전력의 흐름을 중심으로 하여 각 부분별 소비전력을 분석하였다.

2. PDP 응용 시스템 구성

PDP 응용 시스템은 패널에 높은 전압을 인가하여 봉입된 기체를 방전시켜 얻은 빛으로 화상을 구현하며 로직보드, 로직보드로부터 신호를 받아 펠스 형태의 전압을 패널에 인가하는 패널 드라이브 회로, 영상이 표시되는 패널, 그리고 이들이 필요로 하는 전원을 담당하는 전원 공급단으로 구성된다.




그림 2 패널에 인가되는 서스테인 전압

2.1 패널 및 패널 드라이브 회로

그림 1은 PDP 응용 시스템을 간략화 한 구성도이다. 점선으로 표시한 부분의 가운데에 패널이 있고 패널 상 하좌우로 어드레스 드라이버, 스캔 드라이버, 서스테인 드라이버가 배치되어 있다. 패널은 480개의 수평라인과 640개의 수직라인으로 구성되며 가로 방향으로 배치된 R, G, B 3개의 셀이 한 화소를 이루어 칼라를 구현한다.

패널 드라이브 회로가 패널에 인가하는 전압으로는, 방전을 일으킬 셀에 벽전하를 형성하기 위한 스캔(Scan)전압과 어드레스(Address)전압, 방전 유지 모드동안 공급되는 교변의 펄스를 위한 서스테인(Sustain)전압, 그리고 셀의 벽전하를 균일하게 만들어주는 셋업(Setup)전압이 있다. 어드레스 드라이버는 패널의 아래위로 배치되어 각각 상하 절반씩 분담하여 어드레스 전압을 인가하며 스캔 드라이버에서는 스캔전압, 셋업전압 그리고 서스테인 드라이버로부터 들어오는 전압을 각각 어드레스 모드, 리셋 모드, 서스테인 모드때 패널로 보낸다.

서스테인 드라이버는 180V의 전압을 스위칭 하여 그림2와 같은 형태의 전압을 패널에 인가한다. 서스테인 드라이버는 Weber형 회수회로로 설계되었으며 이 곳에서 많은 전력이 소모된다.

2.2 전원 공급단

그림 1에서 로직 보드와 패널 드라이버 위쪽에 전원 공급단이 위치하고 있다. 전원 공급단은 12개의 컨버터, 3개의 linear regulator, 필터 그리고 기타 부가 기능을 위한 회로로 구성되며 패널과 패널 드라이브 회로 그리고 로직보드에 공급될 전원을 생성한다. 전원단은 패널과 더불어 시스템의 성능을 결정짓는 부분으로 수백 kHz의 고주파 스위칭에도 높은 효율을 유지하고 안정된 전압을 공급 해야한다. 그리고 시스템 구동시에는 큰 전력이 공급되므로 구동회로 보호와 패널 보호를 위해 과전류 보호기능, 과전압 보호기능, 순차 온/오프 기능, 전압조정 기능 등의 부가 기능을 수행해야 한다.




그림 3 PDP 응용 시스템 입력

2.2.1 PFC 전원

시스템 구동시에는 출력단 부하 변화 즉 패널의 부하 특성 변화로 인해 역률의 저하를 가져온다. 역률개선회로는 전압과 전류가 저항성 부하에서와 같이 동상의 sin wave를 유지하도록 하여 역률을 향상 시켜준다. 그림3은 역률개선에 의한 시스템의 입력 전압과 전류를 보여주고 있으며 역률이 0.958로 측정되었다.

시스템 입력 중 Stand-by와 보조전원의 전력을 제외한 대부분을 역률개선회로의 입력으로 하여 380V의 출력을 서스테인 파워 서플라이와 어드레스 파워 서플라이에 공급한다. 역률개선회로는 전원단 컨버터중 가장 많은 전력을 입력과 출력으로 하기 때문에 고효율과 사용되는 소자의 높은 정격이 요구되는 부분이다.

2.2.2 패널전력을 공급하기 위한 컨버터

표 1은 12개의 컨버터가 생성하는 출력 전압과 전력을

표 1 전원 공급단을 구성하는 컨버터

	컨버터	출력 전압	출력 전력
High voltage output	PFC	380V	298W
	Vs supply	180V	210W
	Va supply	75V, 35V	77W
	Flyback	290V	9.3W
	Forward	63V	2W
Low voltage output	Stand-by	12V, 25V	3.3W
	Buck 1	5V	20W
	Buck 2	12V	6W
	Buck 3	6V	4W
	Boost 1	15V	5.2W
	Boost 2	15V	0.62W
	Auxiliary	12V, 30V	2.5W




그림 4 서스테인 드라이버 입력

나타내고 있다. 고전압을 생성하는 컨버터 중 PFC를 제외한 4개의 컨버터가 패널에 인가될 전압들을 생성한다.

서스테인 파워 서플라이에는 PFC 출력인 380V를 입력으로 하여 서스테인 모드 때 투입될 180V의 전력을 생성한다. 180V 서스테인 전압은 대부분 서스테인 드라이버에 인가되며 일부는 포워드와 플라이백 컨버터에서 각각 어드레스 모드 때에 투입될 63V와 리셋 모드 때에 투입될 290V로 변환된다. 그림4는 서스테인 파워 서플라이에 의해 생성된 출력 중 오른쪽 서스테인 드라이버의 입력을 나타낸다. 210W의 서스테인 파워 서플라이 출력 중 194W가 전체 서스테인 드라이버의 입력이 된다.

어드레스 파워 서플라이에는 PFC의 380V 출력을 입력으로 하여 75V 출력과 35V 출력을 생성한다. 75V 출력 중 36.6W가 어드레스 모드 때 인가될 전력이 된다.

2.2.3 Stand-by 전원

Stand-by 전원은 플라이백 컨버터로 생성되며 트랜스포머 2차 측에서 2개의 출력을 생성한다. 한 출력은 시스템이 오프 상태일 때부터 동작하여 시스템이 안정적으로 켜질 수 있게 제어하기 위한 전력을 로직보드에 공급한다. 시스템이 온 되면 25V 출력도 생성되는데 이 전력은 서스테인 파워 서플라이와 PFC 단의 전력을 제어하는 IC들에 공급된다.

2.2.4 기타 저 전압용 컨버터

기타 저 전압을 생성하는 컨버터로는 보조전원단과 3개의 벽 컨버터, 그리고 2개의 부스트 컨버터가 있다.

어드레스 파워 서플라이의 출력을 입력으로 하는 벽 컨버터들은 Stand-by, 보조전원과 함께 로직보드에 전압을 인가하며 두 개의 부스트 컨버터는 첫 번째 벽 컨버터의 5V 출력을 입력으로 하여 15V의 Gate drive 전압을 생성한다. 부스트 컨버터에 의해 생성된 15V 전압과 첫 번째 벽 컨버터의 5V 출력의 일부는 패널 드라이버를 구동하는 전원이 된다.




그림 5 측정 set

3. 측정 방법

PDP 응용 시스템의 전력은 화면의 밝기에 따라 100W ~ 400W 정도로 달라진다. 이는 빛을 얻게 되는 셀 방전시간동안 많은 전력이 소비되며 방전시간과 휘도는 비례하기 때문이다. 그러므로 본 측정에서는 일반 TV방송의 화면과 비슷한 휘도의 흰 화면을 디스플레이 하여서 시스템의 평균 전력 소모와 유사한 측정이 되도록 하였다. 그리고 PDP 응용 시스템 구동시에는 수십~수백kHz의 스위칭이 이루어지고 있어서 각 단에서의 전력 측정은 전압과 전류의 동기가 필요하다. 그림5는 본 실험에서 사용한 장비와 PDP 응용 시스템을 보여 주고 있다. 본 실험에서 사용한 측정 장비는 전압과 전류를 동기 시킨 후 순시 전력을 적분하는 방식으로 되어 있으며 그림3, 4는 위와 같은 방법으로 측정된 값들이다.

4. PDP 응용 시스템의 소비전력 분포

시스템이 소비하는 전력은 패널, 패널 드라이브 회로, 전원 공급단, 로직회로에서 소비하는 전력으로 구분하였으며 패널 드라이브 회로에서 소비되는 전력은 드라이브 회로를 구동하기 위한 전력과 드라이브 회로에서 소비되는 패널전력으로 나눌 수 있다. 여기서 패널전력이란 각




그림 6 시스템 소비 전력 분포




그림 7 Panel 인가 전력 분포

패널 드라이버에 유입되는 패널용 전력을 말한다.

그림 6는 342W를 입력으로 하는 전체 시스템의 전력 소비를 부분별로 나타낸 것이다. 패널 전력 242W 가운데 82W는 서스테인 드라이버에서 소모되며 나머지 160W는 패널에 인가되거나 스캔 드라이버와 어드레스 드라이버에서 소모된다. 242W의 패널전력은 그림7에서 각 전압별로 나타냈다. 서스테인 전력은 서스테인 드라이버에서 소모하는 82W가 포함된 값으로 패널전력의 약 80%를 차지하여 가장 큰 전력 소모원이 된다.

그림 8, 9는 전원단의 각 컨버터에 대한 전력 소비를 보여 주고 있다. 전원 공급단에서의 전력소비는 70W이었으며 전원단의 효율은 79.5%이었다. 역울 개선단에서 전원단 컨버터 중 가장 많은 32W의 전력이 소비되고 있으며 효율은 약 90%이었다. 그리고 패널전력의 대부분을 공급하는 서스테인 파워 서플라이와 어드레스 파워 서플라이의 효율도 95% 정도로 매우 높았다. 기타 비교적 적은 전력을 다루는 컨버터와 필터에 의한 전력소모는 25.5W이며 9개의 저 전력용 컨버터의 평균효율은 약 74%이다.

가장 많은 전력을 생성하는 세 컨버터의 효율은 비교적 높게 측정되었다. 그러나 여러 단의 컨버터를 거치게 되는 출력이 많아서 전체 효율을 다소 떨어뜨리며 여러 개의 컨버터가 중복적으로 동일 전위의 출력을 생성하고 있어 보다 간소화된 전원단의 설계가 요구된다.

5. 결 론

AC PDP 시스템이 소비하는 전력을 기능 별로 분석하였다. 많은 종류의 전압을 필요로 하는 패널과 기타 회로들, 그리고 여러 단으로 설계된 전원 단으로 인해 시스템이 다소 복잡하게 구성되었다. 패널 이외의 부분 중 가장 많은 전력을 소모하는 곳은 서스테인 드라이버였다. 앞으로 서스테인 드라이버에 대한 연구가 저 전력 PDP 응용 시스템 설계를 위한 중요 과제가 될 것으로 본다.

전원 공급단에서 큰 전력을 생성하는 세 컨버터의 효율은 높았으나, 출력 전력이 크지 않은 여러 컨버터들은 70% 내외의 효율을 보였다. 전원 공급단은 비교적




그림 8 전원단 소비 전력 분포(I)




그림 9 전원단 소비 전력 분포(II)

높은 효율을 나타냈으나 중복된 컨버터의 사용을 피하고 보다 간소화된 설계가 이루어진다면 다소 효율증가를 기대할 수 있으리라 본다.

참 고 문 헌

- [1] Tomokatsu Kishi, Shigeki Karneyama, Kazuo Yoshikawa, Akira Otsuka, Tadatsugu Hirose "Driver For Flat Display Panel" U.S. Patent, Number 5, 786, 794, Jul. 28, 1998.
- [2] Ray A. Stoller, Paulding, Michael B. Staker "Ac Plasma Gas Discharge Gray Scale Graphic, Including Color and Video Display Drive System" U.S. Patent, Number 5, 742, 265 Apr. 21, 1998.
- [3] Koichi Wani "A Novel Driving Scheme and Panel Design for Realization of a Picture Quality Equivalent to CRTs" IDW '99, pp. 775~778, 1999.
- [4] Toshimichi Takano, Tetsuo Sakai, Hiroshi Murakami, Kazuo Takahashi, Mutsumi Mimasu, Utaro Miyagawa, Makoto Takei, Koichi Wani "Method for Driving Gas Discharge Display Panel" U.S. Patent, Number 5, 670, 975, Sep. 23, 1997.
- [5] Larry F. Weber, Kelvin W. Warren and Mark B. Wood, "Power Efficient Sustain Drivers and Address Drivers for Plasma Panel," U.S. Patent, Number 4, 866, 349, Sep. 12, 1989.