

90~260V_{rms} 입력 범위를 갖는 단일 전력단 고역률 컨버터

김학원*, 문건우*, 조관열**, 윤명중*

*한국과학기술원, **LG전자

Single-Stage High Power Factor Converter for 90~260V_{rms} Input

Hag-Wone Kim*, Gun-Woo Moon*, Kwan-Youl Cho** and Myung-Joong Youn*

*KAIST, **LG Electronics Co. Ltd.

ABSTRACT

A new single stage power factor corrected AC/DC converter has been proposed, that is unified with buck topology and suitable for universal input. The design example of the proposed converter for 5V 12A application has been presented. The design considerations and simulation results for the proposed converter have been shown. The simulation results show that the line input current harmonics can meet IEC 1000-3-2 Class D requirements for the line input voltage from 90 to 260V.

1. 서 론

단일 전력단 역률 개선 컨버터는 역률 개선 기능과 직류 전압의 승압 또는 강압 기능을 갖는다. 이러한 컨버터의 전형적인 예로 BIFRED 와 BIBRED가 있다.^[1] 단일 전력단 역률 개선 컨버터는 경부하시 직류 링크의 전압이 중부하시의 직류 링크 전압보다 높게 된다. 특히 90~260V_{rms}의 입력 조건에 적용을 고려 할 경우, 고전압 입력조건의 경부하에서 직류 링크 전압이 1000V 이상의 값을 갖게 된다.^[2] 경부하에서의 직류 링크 전압 상승은 불연속 전류 모드로 동작하는 역률 개선부와 연속 전류 모드로 동작하는 DC/DC 컨버터부의 전력 불평형에 기인한다.^[3]

단일 전력단 역률 개선 컨버터의 단점을 극복하기 위하여 여러 가지 해결 방안이 제안되었다. 여러 가지 제안된 해결 방안중 첫 번째 방안은 역률 개선부와 DC/DC 컨버터부 모두를 전류 불연속 모드로 동작시키는 방안이다.^[3] 이 방안은 DC/DC 컨버터부가 불연속 전류 모드이므로 부하가 변할 경우 시비율(Duty Ratio)이 변화하여 입력 전력 또한 부하 변동에 상응하여 즐게 되어 전력 불평형이 발생되지 않는다.^[3] 그러나 큰 전류 변동으로 인한 도통 손실(Conduction Loss)은 효율 저하 및 EMI 노이즈 문제 등을 수반한다. 두 번째 방안은 부하에 따라 펄스 폭 변조(Pulse Width Modulation; 이하 PWM) 스위칭 주파수(Switching Frequency)를 바꾸는




그림 1 제안된 컨버터의 회로

Fig. 1 Circuit diagram of proposed converter

방안이다.^[2] 이 방안은 DC/DC 컨버터부를 전류 연속 모드로 동작 시키므로, DC/DC 컨버터부를 전류 불연속 모드로 동작하는 방안과 비교시 스위칭 소자에 흐르는 전류가 상대적으로 작은 장점이 있으나, 경부하시 스위칭 주파수를 급격히 상승시켜야 하므로, 경부하에서 스위칭 손실(Switching Loss)에 의한 효율 저하를 유발한다. 세 번째 방안은 직류 링크 전압을 변압기의 궤환(Feedback) 권선을 이용하여 궤환하는 방안이다.^{[4],[5]} 이 방법은 앞선 두가지 방식에 비해서 도통 손실이나 스위칭 손실이 추가로 발생하지 않는 장점이 있으나, 직류 링크의 전압 상승이 입력 전류를 억제하므로, 다소간의 직류 링크 전압의 상승이 유발되며, 또한 추가된 변압기의 권선에 의해 시스템의 사이즈가 다소 커질 가능성이 있다.

일반적으로 기존의 단일 전력단 역률 개선 컨버터는 역률 개선부로 승압형 컨버터 구조를 채택하고 있다. 승압형 컨버터는 정상상태에서 입력 전압 순시치에 관계 없이 역률개선을 이를 수 있는 장점을 갖고 있으나, 과도 상태에서 직류 링크의 전압이 입력 전압의 최대값보다 작을 경우, 스위칭 소자의 온/오프 여부에 관계 없이 입력 전류가 증가되어 큰 돌입 전류를 유발한다. 이러한 과도 상태는 초기 전원 투입시 또는 부하 전류의 급격한 증가로 발생되는데, 이로인해 별도의 돌입 전류 억제회로 및 부하단 단락 방지 회로가 필요하게 된다. 본 논문에서는 90V_{rms}~260V_{rms}의 라인 전압 조건에 적합한 새로운 방식의 고역률 단일 전력단 컨버터를 제안한다. 제안된 컨버터의 회로를 그림1에 나타내었다. 제안된 회로는 기존 방식의 문제점인 높은 직류 링크 전압 스트레스를 해결하면서 별도의 돌입 전류 억제회로가 필요치 않




그림 2 플라이백 구조를 갖는 제안된 AC/DC 컨버터
Fig. 2 Proposed AC/DC converter using flyback converter




그림 3 제안된 회로의 동작 모드
Fig. 3 Operating modes of proposed converter

도록 하기 위하여 벽 컨버터(Buck Converter) 구조의 역을 개선부에 갖는다. 벽 컨버터는 출력 전압이 입력 전압보다 낮아, 항상 직류 링크 전압을 입력 전압 이하로 유지 할 수 있으므로, 단일 전력단 컨버터가 갖는 높은 직류 링크 전압의 문제를 해결 할 수 있다. 또한 반도체 전력 스위치M이 교류 입력단과 직류 링크 컨덴서 C_B 간에 존재 하므로, 별도의 돌입 전류 방지 및 단락 보호 회로가 불필요하다. 그러나, 벽 컨버터를 채용 함으로 라인 전압이 영전압 근처에 있는 경우 입력 전압이 출력 전압보다 높아 라인 전류가 흐르지 않게 되고, 이로 인한 라인 전류의 왜곡이 발생된다. 입력 전류의 왜곡은 직류 링크 전압의 순시값의 함수이다. 본 논문에서는 입력 전류의 왜곡이 고조파 규제인 IEC1000-3-2 규제 전류치 내에 있도록 하는 직류 링크 전압값을 설정하고, 선정된 직류 링크 전압값을 얻기 위한 여러 조건들을 고려하고 각각의 소자값의 범위를 선정한다. 그리고 마지막으로 선정된 소자값으로 컴퓨터 모의 시험을 실시하여 제안된 방식의 실제 적용 가능성을 확인한다.

2. 제안된 회로의 기본 동작

제안된 회로의 한 예로 DC/DC 컨버터부가 플라이백 구조인 AC/DC 단일 전력단 컨버터를 그림 2에 나타내었다. 제안된 회로의 정류된 라인 전압과 직류 링크 전압과의 관계로부터 라인 전류가 존재하는 동작 모드1($|V_{in}| > V_B$)과 라인 전류가 존재하지 않는 동작 모드2($|V_{in}| \leq V_B$)로 나눌 수 있다. 제안된 회로의 정류된 라인 전압과 전류의 관계를 그림 3에, 스위칭 트랜지스터M의 온,오프 조건 및 입력 전압과 직류 링크 전압의 대소 조건에 따른 전류 통전 상태를 그림 4에 나타내었다. 그림 4의 (a)에서 D6과 D7이 동시에 통전 되는 것으




그림 4 각 조건별 전류 통전 상태

Fig. 4 Current conduction path for different condition

- (a) Switching transistor on state when $|V_{in}| > V_B$
- (b) Switching transistor off state when $|V_{in}| > V_B$
- (c) Switching transistor on state when $|V_{in}| \leq V_B$
- (d) Switching transistor off state when $|V_{in}| \leq V_B$

로 표현되어 있으나, 실제는 D6, D7중 하나의 다이오우드만 통전 된다. 만약 트랜스포머 1차측 권선의 전류가 직류 링크 컨덴서를 충전하는 전류보다 크면 D6가 온되고 D7은 오프된다. 반대로 직류 링크 컨덴서를 충전하는 전류가 트랜스포머 1차측 권선 전류보다 크면 D7이 온되고, D6는 오프된다. 주로 정상상태에서는 D6가 그리고 직류 링크 컨덴서의 충전 전압이 작은 과도 상태에서는 D7이 온된다. 그림 4의 (c)의 조건은 정류된 입력 전압이 직류 링크 전압보다 작기 때문에 스위칭 트랜지스터가 온 되더라도 입력 전류가 발생되지 않는다.

3. 설계

제안된 회로는 입력 전압이 영전압 근처에서 전류가 흐르지 않아 전류의 왜곡이 발생한다. 전류의 왜곡의 정도는 입력 전압과 직류 링크 컨덴서의 전압비에 의해서 결정된다. 그러므로 라인 전류가 고조파 규제를 만족하도록 설계하기 위해서는 직류 링크 전압의 크기에 따른 여러 설계 변수들의 값을 고려하여야 한다. 본 장에서는 IEC-1000-3-2 규격을 만족하기 위한 여러 가지 설계 변수들을 직류 링크 전압을 변동 시켜가면서 확인한다. 설계 사양은 표 1과 같다.

표 1 설계 사양

Table 1 Design specifications

입력 전압 범위	90~265V _{rms}
출력 전압	5V
최대 출력 전류	12A
스위칭 주파수	20kHz

해석의 편의를 위해서 다음과 같이 가정한다. 첫째 모든 반도체 소자는 이상적이다. 즉 모든 트랜지스터와 다이오우드는 기생 성분을 갖지 않으며, 온 상태에서는 소자




그림 5 벽 인덕터 및 트랜스포머 전류 파형

Fig. 5 Current waveform of buck inductor and transformer

양단의 전압 강하는 영이며, 오프 상태에서는 누설 전류가 영으로 가정한다. 또한 트랜스포머의 경우 1차와 2차가 이상적으로 결합되어 있고, 누설 인덕턴스는 없으며 다만 일정한 자화 인덕턴스만 갖고 있다고 가정한다.

3.1 인가 가능 최대 시비율

그림 5는 동작 모드 1($|V_{in}| > V_B$)에서의 벽 인덕터 및 트랜스포머에 흐르는 전류를 나타내었다. 일반적으로 단일 전력단 고역률 컨버터의 경우 역률 개선부에 위치한 인덕터의 전류모드는 불연속 전류 모드로, DC/DC 컨버터부의 전류 모드는 연속 전류 모드로 동작 시킨다. 본 제안된 회로 역시 입력 전류의 역률을 보장하기 위해 벽 인덕터의 전류 i_{LB} 를 불연속 전류 모드로 동작 시킨다. 벽 인덕터 전류를 불연속 전류 모드로 보장하는 인가 가능 최대 시비율은 다음과 같이 구한다. 트랜지스터를 온시켰을 때의 전류 상승분은, 스위칭 트랜지스터를 오프시켰을 때 모두 감소한다. 이때 전류가 영까지 감소하는 시간이 트랜지스터의 오프 시간보다 작으면 벽인덕터는 불연속 전류 모드로 동작하며, 영까지 감소하는 시간이 트랜지스터의 오프 시간과 같으면 불연속 전류 모드와 연속 전류 모드의 경계 조건에서 동작한다. 벽 인덕터의 전류를 불연속 전류 모드로 보장하는 인가 가능한 최대 시비율은 불연속 전류 모드와 연속 전류 모드 사이의 경계 조건의 시비율이다. 앞의 조건으로부터 인가 가능한 최대 시비율을 구하면 아래의 식(1)과 같다.

$$D_{\max} = \frac{V_C}{V_m} \quad (1)$$

여기서, $V_{ac} = V_m \sin \omega t$

(1)에서 V_C 는 직류 링크 콘덴서의 전압이고, V_m 은 교류 라인 전압의 진폭(Amplitude)이다. (1)에서 라인 전압의 순시치 대신 진폭 V_m 이 적용 된 것은 라인 전압의 최대 값에서도 벽 인덕터의 전류는 불연속 전류 모드 이여야 하기 때문이다.

3.2 교류 입력 전류 및 벽 인덕터 전류

그림 5에서와 같이 동작 모드 1($|V_{in}| > V_B$)에서의 벽인덕터 전류는 식(2)와 같다.

$$\begin{aligned} i_{LB}(t) &= \frac{V_m |\sin \omega t| - V_C}{L_B} (t - t_0) && \text{when } t_0 < t \leq t_1 \\ &= \frac{(V_m |\sin \omega t| - V_C) DT_S - V_C(t - t_1)}{L_B} && \text{when } t_1 < t \leq t_2 \\ &= 0 && \text{when } t_2 < t \leq t_3 \end{aligned} \quad (2)$$

벽 인덕터 전류 성분 중 $t_0 < t \leq t_1$ 의 전류는 라인 전원으로부터 입력되는 전류이며, $t_1 < t \leq t_2$ 의 전류는 다이오우드 D5를 통한 프리휠링하는 전류이다. 폴스 폭 변조 한 주기동안 평균 라인 입력 전류를 식 (3)에 나타내었다.

$$\langle |i_{ac}| \rangle_{PWM} = \frac{(DT_S)^2 (V_m |\sin \omega t| - V_C)}{2 L_B T_S} \quad (3)$$

$t_2 - t_1$ 시간은 벽 인덕터의 전압-시간 동등 관계로부터 식 (4)로 계산된다.

$$t_2 - t_1 = \frac{DT_S (V_m |\sin \omega t| - V_C)}{V_C} \quad (4)$$

식 (3)과 (4)로부터 PWM 한 주기 동안 벽인덕터의 평균 전류는 식 (5)와 같이 계산된다.

$$\langle i_{LB} \rangle_{PWM} = \frac{(DT_S)^2 (V_m |\sin \omega t| - V_C)}{2 L_B T_S} \left[1 + \frac{(V_m |\sin \omega t| - V_C)}{V_C} \right] \quad (5)$$

60Hz 반주기 동안 벽 인덕터의 평균 전류는 식 (6)과 같다.

$$\langle i_{LB} \rangle_{\omega} = \frac{(D_{\max} T_S)^2}{2 \pi L_B T_S} \left[\int_{\theta_0}^{\pi} (V_m \sin \omega t - V_C) d\omega t + \int_{\theta_0}^{\pi} \frac{(V_m \sin \omega t - V_C)^2}{V_C} d\omega t \right] \quad (6)$$

여기서, $\theta_0 = \sin^{-1}(\frac{V_C}{V_m})$ 이다.

3.3 벽 인덕터

벽 인덕터의 값은 입력 전력과 출력 전력의 동등 관계로부터 또는 직류 링크 콘덴서를 중심으로 직류 링크 콘덴서의 입력 전류와 출력 전류의 동등 관계로부터 구할 수 있다. 그러나 입력 전력과 출력 전력의 동등 관계에서는 효율에 대한 가정이 필요하므로, 효율값 가정이 불필요한 직류 링크 콘덴서의 입력 및 출력 전류의 동등 관계로부터 구한다. 이때 직류 링크 콘덴서의 손실은 영으로 가정한다. 60Hz 반주기 동안의 평균 전류는 (6)과 같고, 직류 링크 콘덴서의 출력 전류는 트랜스포머의 일차측 전류와 동일하다. 트랜스포머의 일차측 전류는 부하 전류로부터 계산이 가능하다. 부하가 가장 클 때 상용 전원으로부터 기기로 입력되는 전류가 가장 크므로, 이때의 조건을 고려하여 입력 전류의 동등 관계를 고려한다. 설계하고자 하는 회로는 그림 2와 같이 DC/DC 터부가 플라이백 회로이므로, 최대 부하에서 트랜스포머 1차측 평균 전류는 식 (7)과 같이 주어진다.

$$\langle i_{tran_1} \rangle = i_{o \max} \frac{D_{\max}}{1 - D_{\max}} \frac{N_2}{N_1} \quad (7)$$

식 (7)에서 트랜스포머의 1차와 2차측의 턴비는 플라이백 컨버터이므로 아래와 같다.

$$\frac{N_2}{N_1} = \frac{V_o + V_f}{V_c} \frac{1 - D_{\max}}{D_{\max}} \quad (8)$$




그림 6 직류 링크 전압에 따른 벡 인더터 값
Fig. 6 Buck inductance value for the variation of dc link voltage




그림 7 등가 저항 및 등가저항을 이용한 입력 전류 간이 해석 회로
Fig. 7 Equivalent resistor and simplified circuit using equivalent resistor

- (a) Equivalent resistance under the variation of DC link voltage
- (b) Simplified simulation circuit for line current analysis

식 (6)과 (7)은 각각 직류 링크 콘덴서의 입력 전류와 출력 전류이며, 두값이 같다는 조건과 식 (8)로 부터 벡 인더터의 값을 구하면 식 (8)과 같다.

$$L_B = \frac{D_{\max}^2}{2\pi f_S i_{\max}} \frac{V_C}{V_0 + V_f} \left[\int_{0}^{\pi/2} (V_m \sin \alpha - V_C) d\alpha + \int_{0}^{\pi/2} \frac{(V_m \sin \alpha - V_C)^2}{V_C} d\alpha \right] \quad (9)$$

표 1의 설계 사양을 고려한 벡 인더터값을 라인 입력 전압에 대한 직류 링크 전압비에 따라 그리면 그림 6과 같다.

3.4 직류 링크 전압

직류 링크 콘덴서의 전압이 낮으면, θ_0 가 작아져서 입력 전류의 왜곡이 작아지지만, 스위칭 트랜지스터의 전류를 크게 만든다. 직류 링크 전압이 높으면, 스위칭 트랜지스터의 전류 정격을 낮출 수 있지만, 전류의 왜곡을 크게 만들어 고조파 규제를 만족시키기 어렵게 된다. 그러므로 입력 전류가 고조파 규제를 만족시키는 한도 내에서 직류 링크 전압을 크게 할 필요가 있다. 그러므로 고조파 규제를 만족 할 수 있는 최대 직류 링크 전압을 컴퓨터 모의 실험을 통해서 찾는 것이 바람직하나, 각각의 직류 링크 전압 조건에 대해 모든 회로에 대해 정상 상태 조건까지 컴퓨터 모의 실험을 실시하는 것은 매우




그림 8 라인 입력 전류의 간이 해석 결과
Fig. 8 Simplified analysis results of line current




그림 9 라인 전압 90Vrms와 260Vrms에서의 라인 전류
Fig. 9 Line current waveforms for 90Vrms and 260Vrms line voltage
(a) 90Vrms line voltage
(b) 260Vrms line voltage

많은 시간이 소모된다. 본 절에서는 식 (3)을 기반으로 한 평균 전류 근사화 모델을 사용하여 모의실험을 실시한다. 즉 PWM 한 주기 동안에 대한 평균 전류에 관한 식인 식 (3)과 동일한 평균 전류를 흐르게 하는 등가 저항을 사용하여 라인 입력 전류의 고조파를 해석한다. 물론 최종적으로는 근사화 방법에 의해 정해진 직류 링크 전압이 실제 회로에서 유효한지 여부는 최종적으로 검증이 필요하다. 평균 라인 입력 전류에 해당하는 식 (3)을 다시 적으면 식 (10)과 같다.

$$\langle i_{ac}(t) \rangle = \frac{V_{ac}(t) - V_C}{2f_S L_B} D^2 \quad (10)$$

식 (10)은 교류측 입력 전류이므로 식 (3)에서 절대값을 취한 값을 원래의 값으로 환원한 결과이다. 여기서 등가 유효 저항을 아래의 식 (11)과 같이 정의하면,

$$R_{eq} = \frac{2f_S L_B}{D^2} \quad (11)$$

식 (10)은 식 (11)을 이용하여 식 (12)와 같이 간단한 수식으로 표현할 수 있다.

$$\langle i_{ac}(t) \rangle = \frac{V_{ac}(t) - V_C}{R_{eq}} \quad (12)$$




그림 10 주요부 전압 전류 파형

Fig. 10 Current and voltage waveforms for important part

(a) Line voltage = 90Vrms, Load current = 12A (b) Line voltage = 260Vrms, Load current = 1.2A




그림 11 부하 변화에 따른 직류 링크 전압 및 스위칭 트랜지스터 스트레스 (라인 전압 90Vrms시)
Fig. 11 DC link voltage and switching transistor stress under load variation at 90Vrms line voltage

그림 7의 (a)는 최대 부하 조건에 대한 직류 링크 전압 변동에 따른 등가 저항값을 나타내었다. 최대 부하 조건이므로 식 (11)의 시비율 D는 식 (1)로부터 얻어진 최대 시비율 D_{max} 를 적용한다. 그림 7의 (b)는 라인 전류 고조파 해석을 위한 근사화 회로이다. 근사화 회로에는 인덕터 또는 콘덴서가 존재하지 않으므로, 60Hz 한주기에 대한 라인 입력 전류 해석만으로 고조파에 대한 결과를 알 수 있다. 그림 8은 그림 7 (b)의 회로를 이용하여 최저 전압 입력 조건인 90Vrms 라인 전압에 대한 라인 입력 전류의 고조파 해석 결과이다. 그림 8로부터 고조파 규제를 만족하는 직류 링크 전압은 40V 이상임을 알 수 있다. 위의 결과로부터, 표 1의 설계 사양을 만족 하기위한 파라미터로 최저 전압 입력 조건에서 직류 링크 전압은 40V로, 즉 라인 입력 전압에 대한 직류 링크 전압비는 0.44로, 벽 인덕터는 그림 6 및 식 (9)로부터 174uH로, 최대 시비율은 식 (1)로부터 0.31로 정한다.




그림 12 부하 변화에 따른 직류 링크 전압 및 스위칭 트랜지스터 스트레스 (라인 전압 260Vrms시)
Fig. 12 DC link voltage and switching transistor stress under load variation at 260Vrms line voltage

4. 컴퓨터 모의 시험

제안된 회로의 실용 가능성을 확인하기 위하여 모의 시험을 실시하였다. 모의 실험에 사용된 각 파라미터는 벽 인덕턴스 172uH, 트랜스포머의 1차측 인덕턴스 490uH, 트랜스포머 2차측 인덕턴스 66uH이다. 그리고 라인 입력단에 직렬 인덕터와 병렬 콘덴서를 갖고 있어 입력단 전류를 필터링하며 라인 필터의 인덕터는 4mH, 라인 필터의 콘덴서는 1uF이다. 라인 전압 90Vrms와 260Vrms, 최대 부하 조건에서의 라인 입력 전류에 대한 모의 실험 결과 파형을 그림 9에 나타 내었다. 이때 입력 전압 실효값에 대한 직류 링크 전압비가 0.44이므로 각각 직류 링크 전압은 40Vdc 와 132Vdc이다. 각각의 모의 시험 조건으로 필스폭 변조 주기는 50usec이고 스위칭 트랜지스터의 온 시간은 각각 15.5usec와 5.4usec이다. 각 주요부의 전압 및 전류 파형을 그림 10에 나타내었다. (a)는 최소 라인 전압 90Vrms, 최대 부하 조건에




그림 13 최대 부하 조건에서 여러 가지 입력 전압에 대한
입력 전류 고조파 분석

Fig. 13 Line current harmonics for various line voltage
at full load conditon

서의 과정이고, (b)는 최대 라인 전압 260Vrms, 10% 부하(1.2A) 조건에서의 과정이다. 그림 중 첫 번째 과정은 스위칭 트랜지스터의 스트레스 V_{DS} 와 직류 링크 전압 V_C 이다. 두 번째 과정은 벡 인덕터 전류 i_{LB} 와 스위칭 트랜지스터에 흐르는 전류 i_{DS} 이다. 세 번째 과정은 트랜스포머의 일차측 전류와 2차측 전류를 나타내었다. 본 컴퓨터 모의 실험에서는 스위칭 트랜지스터에 턴 오프 스너버(Turn-off sunubber)를 포함하지 않았다. 만약 스위칭 트랜지스터에 스너버를 최적하게 설치하면, 전압 스트레스 V_{DS} 중 스위칭 소자 턴 오프시 발생되는 전압 스트레스는 용이하게 경감이 가능하다.

(a)의 두 번째 그림을 살펴보면 스위칭 트랜지스터 전류 i_{DS} 는 전류의 최대치 부근에서 벡 인덕터 전류를 추종함을 알 수 있다. 이는 트랜지스터 1차측 전류가 벡 인덕터 전류 보다 클 경우, 다이오우드 D6가 온되어 스위칭 트랜지스터의 전류는 트랜스포머의 1차측 전류만 나타나며, 벡 인덕터의 전류가 증가함에 따라 벡 인덕터의 전류가 트랜스포머 1차측 전류 보다 커지게 되면 다이오우드 D7이 온되어 트랜스포머의 1차측 전류는 D7을 통해 직류 링크 콘덴서로 돌아가고, 스위칭 트랜지스터에는 벡 인덕터의 전류만 나타난다. 그림 11은 라인 입력 전압이 90Vrms일 때의 직류 링크 전압, 스위칭 트랜지스터의 전류 및 전압 스트레스를 나타내었다. 그림 11로부터 스위칭 트랜지스터의 최대 전류 스트레스는 8.3A임을 알 수 있다. 그림 12는 260V 입력 조건에서의 직류 링크 전압, 트랜지스터의 전류 및 전압 스트레스를 나타내었다. 이 때의 직류 링크 전압은 245V 정도로 종래의 BIFRED의 1000V 이상^[2]보다 대폭 저감 되었음을 알 수 있다. 직류 링크 전압이 245V를 갖는 조건은 입력 전압 260Vrms에 부하 전류는 10% 수준이다. 이 조건에서의 모의 실험 결과 과정은 그림 10 (b)에 나타내었다. 이 조건에서의 트랜스포머의 2차측 전류를 보면, 연속 전류 모드와 불연속 전류 모드의 경계점 부근에 있음을 알 수 있다. 이는 설계 시 10% 부하 조건이 하에서는 DC/DC 컨버터의 출력 단이 불연속 전류 모드가 되도록 설계한 때 문이며, DC/DC 컨버터 단이 불연속 전류 모드에 진입하면, 이 때부터는 역률 개선부와 DC/DC 컨버터부 공히 전류 불연속 모드로 동작하므로 입력 단과 출력 단이 전력

평형을 이루어져 더 이상 직류 링크 콘덴서의 전압 상승은 일어나지 않는다.

그림 13은 최종으로 설계된 회로를 사용하여 라인 전압 90Vrms, 120Vrms 및 260Vrms 그리고 부하는 12A 최대 부하 조건에서의 라인 전류의 고조파의 크기를 IEC1000-3-2 D종 규제치와 비교한 것으로 모든 조건에서 규제치를 만족함을 알 수 있다.

5. 결 론

90Vrms-260Vrms 라인 입력 전압에 적합한 새로운 방식의 단일 전력단 고역률 컨버터를 제안하였다. 제안된 회로는 역률 개선부로 벡(Buck) 컨버터 방식을 채용하므로, 기존의 단일 전력단 회로가 가지고 있는 단점인 경부하, 최대 전압 입력 조건에서의 직류 링크 전압을 크게 저감 할 수 있었다. 또한 제안된 회로에 대해 여러 가지 설계식을 유도하고, 설계 가이드를 제시하였다. 그리고 유도된 설계식을 적용하여 모의 실험을 실시하여 제안된 회로의 실제 사용 가능성을 확인하였고, 최종적으로 고조파 규제인 IEC1000-3-2 D종의 고조파 한계치를 만족함을 확인하였다.

제안된 회로는 입력 전압과 콘덴서와의 사이에 직렬로 스위칭 트랜지스터가 추가되어 있으므로 별도의 돌입 전류 방지 회로 및 단락 방지 회로가 불필요하다. 그리고 제안된 회로는 직류 링크 전압을 현저히 저감하여 전압 내량이 낮은 MOS FET를 스위칭 트랜지스터로 사용이 가능하여 도통 손실(ON time loss)을 저감 가능하다. 추후에 이 2가지 장점을 모의 실험 및 실험으로 확인 할 예정이다.

참 고 문 헌

- [1] M. Medigan, R. Ericson, and E. Ismail, "Integrated high quality rectifier regulators," in *IEEE Power Electronics Specialists Conf.*, 1992, pp. 1043~1051.
- [2] M. M. Jovanovic, D. M. Tsang, and F. C. Lee, "Reduction of voltage stress in integrated high-quality rectifier-regulators by variable frequency control," in *IEEE Applied Power Electronics Conf.*, 1994, pp. 569~575.
- [3] R. Redl, L. Balogh, and N. O. Sokal, "A new family of single stage isolated power factor correctors with fast regulation of the output voltage," in *IEEE Power Electronics Specialists Conf.*, 1994, pp. 1137~1144.
- [4] J. Qian, Q. Zhao and F. C. Lee, "Single-stage single-switch power-factor-correction AC/DC converters with DC-bus voltage feedback for universal line applications," in *IEEE Power Electronics* Vol. 13 No. 6, pp. 1079~1088
- [5] G. W. Moon, C. W. Roh, J. Y. Lee, M. J. Youn and J. B. Choo, "Magnetic-coupled high power factor converter with low current harmonic distortions for power factor correction and fast output response," in *IEEE Industrial Electronics*, Vol. 45, No. 4, 552~558.
- [6] J. Qian, Q. Zhao and F. C. Lee, "Single-stage single-switch power-factor-correction ac/dc converters with dc-bus voltage feedback for universal line application," in *IEEE Trans. Power Electron.*, vol. 13, pp. 1079~1088, Nov. 1998.