

N개 모듈로 구성된 커패시터 뱅크의 써지전압 발생 원인 분석 및 억제 대책

김진성*, 최영호*, 정재원*, 추중호*, 성기열*, 진윤식**
 국방과학연구소*, 한국전기연구원**

Analysis on Surge generated in N Module Paralleled Capacitor Bank and Countermeasure for Suppression

Jin-Sung Kim*, Young-Ho Choi*, Jae-Won Jung*, Jeung-Ho Chu*, Gi-Yeul Sung*, Yun-Sik Jin**
 Agency for Defense Development*, K.E.R.I.**

Abstract - In this paper, two types of surge voltage generated in the only operation of capacitor bank composed of paralleled multi-modules are analyzed and also studied to suppress those. The surge voltage can give malfunction to the operation of capacitor bank and destroy the expensive components at the worst. The conditions and causes of surge voltage generation and the countermeasure for suppression are presented.

1. 서 론

고전압, 대전류, 고출력 펄스에너지를 이용하는 펄스파워(Pulsed Power) 기술은 군수 및 민수분야에서 활발하게 응용되고 있다. 군수 응용분야에서는 전기포(Electric Gun), 레이저 또는 마이크로웨이브를 이용하는 지향성 에너지 무기체계(Direct Energy Weapon System), 전자폭탄(Elector Magnetic Projectile) 등이 있으며 민수분야에서는 핵융합, 암반발파, 강자장을 이용한 물질의 성형, 신물질 개발, 금속표면처리, 공해물질 처리 등이 있다. 이러한 응용분야에서는 적용대상에 따라 다르지만 요구되는 펄스파워 수준은 전압 수kV~수십kV, 전류 수십kA~수MA, 출력 MW~GW, 에너지 수백kJ~수십MJ, 펄스폭 μsec ~수msec에 이른다. 이러한 고출력 대용량 펄스 발생용 전원장치로는 커패시터 뱅크(Capacitor Bank), 펄스발전기(Pulsed Generator), 동극발전기-인덕터(Homopolar Generator-Inductor) 및 폭발성 자장 압축기(Explosive Magnetic Flux Compression) 등이 있다. 이들 중에서 커패시터 뱅크가 다른 전원장치에 비하여 운용성, 경제성, 용량 확장성, 펄스형질의 제어성 및 유지관리 측면에서 장점이 있어 주로 사용되어지고 있다.

소용량 커패시터 뱅크는 설계, 제작이 비교적 간단하지만 출력이 GW급 용량이 MJ급으로 증가되면 설계, 제작에 많은 어려움이 있다. 이러한 고출력 대용량의 커패시터 뱅크는 표준화된 소규모 커패시터 뱅크를 단위 모듈로 하여 N개 모듈을 병렬로 구성하는 방법으로 제작한다. 이렇게 함으로써 정격용량이 적은 구성품을 이용하여 제작과 용량 증대를 손쉽게 할 수 있으며 펄스성형을 자유롭게 할 수 있는 장점이 있다. 그 반면에 모듈을 병렬로 구성하여 운용할 때는 상호간에 영향이 일어나 특이현상과 모듈의 독립운용에서는 나타나지 않는 현상이 발생한다. 전압과 출력이 증가할 수록 더욱 그러하다. 예로써 설계 전압보다 훨씬 높은 고전압 써지(Surge)가 모듈의 병렬운용 중에 발생함으로써 과도한 전압 스트레스로 인하여 모듈의 주요 구성품이 오동작 하거나 파괴되는 현상이 발생한다. 본 연구 이전 국내에서는 수십kV급, GW급, MJ급 커패시터 뱅크를 병렬 모듈로 제작, 운용한 경험이 없어 이러한 현상을 경험하지 못하였으며 해외자료에서도 이러한 현상을 명확하게 제시하고 있지 않아 22kV, 2.4MJ급 펄스전원장치의 개발, 운용 중 시행착오가 있었다.

본 논문에서는 N개의 모듈로 구성된 고전압 대용량의 커패시터 뱅크를 운용할 때 발생하는 고전압 써지의 발생 현상을 제시하고 그 원인과 억제 대책에 대하여 논하고자 한다.

II. 본 론

1. N모듈로 구성된 커패시터 뱅크 운용

본 논문에서 연구된 커패시터 뱅크는 최대충전전압 22kV, 최대충전에너지 2.4MJ이며, 그림 1과 같이 300kJ 커패시터 뱅크를 단위 모듈로 하여 모듈 8대가 병렬로 구성되어 있다. 단위 모듈인 300kJ 커패시터 뱅크의 회로는 그림 2와 같으며 주요 제원은 표 1과 같다. 그림 2에서 크로바다이오드는 커패시터에 충전된 에너지가 방전된 직후부터 인덕터에 저장된 에너지를 프리휠링 시킴으로써 커패시터의 역충전 및 부하전류의 진동을 막는 역할을 하는 중요한 구성품이다.[1],[2]




그림 1. 2.4MJ 커패시터 뱅크(300kJ×8대)




그림 2. 300kJ 커패시터 뱅크의 회로

표 1. 300kJ 커패시터 뱅크 주요 제원

구 분	내 용
설계 기준	최대전압 22kV, 침투전류180kA
충전에너지	300kJ
최대충전전압	22kV
침투출력전류	150kA
펄스폭	1msec
커패시턴스	1236 μF
인덕터	20/40/80/160 μH
주스위치	TVS-43, 1개
크로바회로	Diode(직2x병3), 저항 40m Ω

그림 1과 같이 모듈이 병렬로 구성된 커패시터 뱅크에서는 각각 모듈의 충전전압, 인덕터의 인덕턴스 및 스위치 점화시각을 달리하여 운용함으로써 0~수백m Ω 급의 정저항 또는 시변저항 부하에 대하여 그림 3과 같이 펄스 전류파형을 원하는 모양으로 성형할 수 있다.





그림 3. 300kJ 모듈 병렬운동을 통하여 부하에 공급되는 펄스전류의 성형 : 부하저항 100mΩ

2. 써지(Surge) 전압 발생 및 원인

그림 3과 같이 병렬로 구성된 N개 모듈로 펄스전류를 성형할 때 커패시터 뱅크 모듈의 독립운용에서는 발생하지 않는 써지 전압이 그림 2에 제시된 모듈의 P지점에서 발생한다. 이러한 써지전압은 모듈의 충전전압이 증가함에 따라 써지전압의 첨두치와 dv/dt가 증가되어 모듈의 스위치를 오동작 시키거나 고가인 크로바다이오드를 파괴하기도 한다. P지점에서 발생하는 써지전압은 2가지가 있으며 조건과 원인이 다르다.

가. 조건1 및 원인


이 경우는 그림 4와 같이 시간차를 두고 동작하는 2개 이상의 모듈이 출력전류를 부하에 함께 공급할 때 #1 모듈의 출력전류가 감소하여 0이 되면, 0이 되는 순간(ts) #1모듈의 P지점에서 써지전압이 발생한다.




(a) 실험결과 (b) 시뮬레이션 결과

그림 4. 모듈의 출력전류가 0이 될 때 써지전압 발생 : 충전전압 2/3kV, 부하 100mΩ, 시간차 0.5msec
10kA/div, 1kV/div, 200 μsec/div


그림 5는 출력전류가 0이 되는 ts 전후의 #1모듈의 모델을 나타내고 있다. #1모듈의 ts 순간 크로바다이오드 양단 전압은 순방향에서 역방향으로 변화되면서 크로바다이오드는 도통상태에서 차단상태로 전환된다. 크로바다이오드는 차단상태에서는 접합 커패시턴스 값을 갖는 커패시터로 동작하게 되며 스위치도 차단 상태이므로 커패시턴스로 동작한다. 부하전압(Vload)의 크기는 #2모듈의 출력전류와 부하저항의 곱에 의해 결정된다. #1모듈에서는 ts 직후 Vload-L-R-C(=Cb//Crvs) 직렬회로가 형성되면서 그림 6과 같이 L-C간 공진으로 C의 충전전압이 급속하게 상승한다. 이 C 충전전압이 #1모듈의 P지점 써지전압이다. ts 이전 L의 양단전압은 Vload와 같으나 L-C 공진 후에는 C의 전압이 부하전압과 같아진다. 써지전압의 첨두치는 ts순간의 부하전압 크기와 비례한다.



(a) ts 전 (b) ts 후
그림 5. ts 전후 #1모듈의 모델



(a) 써지전압 발생 개념도(C=Cb//Crvs)




(b) 써지전압 발생 시뮬레이션

그림 6. 조건1에서의 #1모듈 P지점 써지전압 원인 분석

나. 조건2 및 원인

#1 모듈만이 출력전류를 공급할 때 부하저항이 급격하게 증가하면 그림7과 같이 써지전압이 병렬 연결된 #2, #3모듈의 P지점과 부하에서 동시 발생한다. 부하저항이 급격하게 증가하는 대표적인 경우로는 가는 동선(Copper Wire)을 부하로 사용할 때이다. 이 경우 초기에 전류가 흐르다가 동선이 용탈되면서 동선의 저항이 수십 μsec사이에 수mΩ에서 수백mΩ 이상으로 증가한다.[3]



(a) 실험결과 (b) 시뮬레이션 결과

그림 7. 부하전압의 급격한 변화에 의한 써지전압 발생 : 충전전압 5/3kV, 부하 동선(φ 0.5mm×20cm×2가닥), 10kA/div, 10kV/div, 200 μsec/div

그림 8과 같이 부하저항이 급격하게 증가되면 #1모듈 인덕터의 전류변화율이 급격하게 증가되어 인덕터의 전압 극성이 역전되면서 순간적으로 매우 큰 전압이 발생된다. 이 전압은 써지 형태로 부하와 병렬로 연결되어 있는 모듈의 P지점에 전달된다. 따라서 그림 5(b)와 같이 제시된 크로바다이오드의 접합 커패시턴스의 충전전압을 상승시킨다.



그림 8. 조건2의 써지전압 발생 원인 분석

3. 써지전압 억제 대책

그림 2의 P지점에서 발생하는 써지전압은 커패시터 뱅크의 충전전압보다 훨씬 큰 첨두치를 갖기 때문에 커패시터 뱅크의 충전전압을 증가시키기에 따라 커패시터, 스위치 및 크로바다이오드의 정격전압을 초과하여 손상을 주게 된다. 따라서, 여러개의 병렬 모듈로 구성된 커패시터 뱅크의 경우 안전한 운용을 보장하기 위해서는

앞에서 언급한 써지전압의 침투치 및 dv/dt를 억제하는 대책이 필요하다.

본 연구에서는 커패시터 뱅크의 동작특성과 운용조건을 분석함으로써 써지전압을 억제하는 보호회로를 그림 2의 P지점에 설치하도록 하였다. 그 보호회로는 저항, R-C, 바리스터(Varistor) 등을 검토하였으며 신뢰성, 안전성 및 경제성 등을 고려하여 저항(Rsurge)을 그림 9과 같이 크로바회로와 병렬로 설치하였다.




그림 9. 써지전압 억제용 저항이 설치된 모듈 회로

그림 5(b)와 같이 제시된 모듈의 모델에서 Rsurge를 크로바다이오드 회로에 병렬로 설치함으로써 모델은 그림 10과 같이 변화한다. Vload의 전압과 C(=CTVS//CD) 전압과의 관계는 Rsurge가 설치되기 전에는 식(1),(2), 후에는 식(3),(4)와 같다. Rsurge가 설치된 경우인 식(3)의 극점은 식(4)와 같으며 Rsurge가 설치 안된 식(2)와 비교시 C의 전압은 주파수가 감소하고 감쇠비가 증가하게 된다. 따라서, Rsurge가 설치됨으로써 그림10의 P지점 써지전압은 주기가 증가하여 dv/dt가 감소하고, 침투치도 감소한다. Rsurge가 작을수록 써지전압이 억제되지만 커패시터 뱅크의 운용중 Rsurge에서의 에너지 손실이 증가됨으로 적절한 값으로 결정하여야 한다. 본 연구에서는 6Ω으로 결정하였다.




그림 10. 써지전압 발생시 써지억제 저항이 설치된 모듈의 모델

$$M_c = \frac{V_c}{V_{load}} = \frac{1}{LC} \cdot \frac{1}{s^2 + \frac{1}{LC}} \quad (1)$$

$$s_c = \pm j\sqrt{\frac{1}{LC}} \quad (2)$$


$$M_{rc} = \frac{V_c}{V_{load}} = \frac{1}{LC} \cdot \frac{1}{s^2 + \frac{1}{R_{surge}C}s + \frac{1}{LC}} \quad (3)$$

$$s_{rc} = \frac{-1}{2R_{surge}C} \pm j\sqrt{\frac{1}{LC} - \left(\frac{1}{2R_{surge}C}\right)^2} \quad (4)$$

그림11은 Rsurge를 설치한 후 조건1에서 발생하는 써지전압의 변화를 제시하고 있다. 그림 4와 비교시 써지전압의 침투치가 현저히 감소하고 써지전압의 폭이 증가하면서 dv/dt도 감소함을 확인할 수 있다.

조건2 즉, 동선 부하를 사용하는 경우 Rsurge가 설치된 모듈의 P지점에서 발생하는 써지전압 침투치는 부하에서 발생하는 써지전압에 비하여 10~20% 감소하는 효과가 있었으며, 설치 안된 경우는 부하전압 수~10% 감소하였다. Rsurge 설치시 조건1과 달리 조건2에서 감소율이 적은 이유는 부하저항 수백mΩ에 비하여 Rsurge가 6Ω으로 매우 크기 때문이다. Rsurge가 없는 경우의

감소는 선로상의 임피던스에 의한 전압강하이다.



(a) 실험결과

(b) 시뮬레이션 결과

그림 11. Rsurge가 설치된 모듈의 출력전류가 0이 될 때 발생하는 써지전압 억제 결과(조건 1의 경우)

: 충전전압 5/5kV, 부하 100mΩ, 시간차 0.3msec
10kA/div, 1kV/div, 200 μ sec/div

본 연구에서 부하저항의 급변시 영향을 더욱 감소시키기 위하여 동선 부하와 병렬로 3Ω의 저항을 추가 설치하였다. 이 경우 부하에서의 써지전압은 약 20% 감소하였다. 그리고 그림 12와 같이 대기중인 모듈들의 P지점의 써지전압의 침투치는 Rsurge가 있는 경우 약 50% 감소하였으며, 없는 경우 약 10% 감소하였다. 즉, P지점의 Rsurge와 동선 부하와 병렬로 저항을 양쪽에 동시에 설치할 경우 부하저항 급증에 따라 발생하는 써지전압을 크게 억제할 수 있었다.




그림 7. 부하 저항의 급증에 의한 P지점 써지전압 억제
: 충전전압 4kV, 부하 3Ω저항//동선(φ 0.5mm × 20cm × 2가닥), 10kA/div, 10kV/div, 200 μ sec/div

III. 결 론

300kJ 커패시터 뱅크를 모듈로 하여 모듈 8대가 병렬로 구성된 2.4MJ 커패시터 뱅크의 운용중 모듈의 병렬 운용에서만 발생하는 특별한 써지전압 발생 현상에 대하여 논하였다. 써지전압은 서로 다른 2가지 조건에서 서로 다른 과정을 통하여 발생함을 실험과 시뮬레이션으로 분석하였다. 또한, 각각의 써지전압 억제대책을 제시하였으며 실험과 시뮬레이션을 통하여 그 타당성을 입증하였다.

[참고문헌]

- [1] 성기열, 김진성, 정재원, "전열추진연구용 단위 펄스전원 장치 개발 및 특성 분석(300kJ 커패시터 뱅크)", 국방과학연구소 기술보고서, GSDC-509-001016, '00.11.
- [2] 김진성, 성기열, 정재원, "전열추진연구용 펄스전원장치 개발 및 특성 분석(2.4MJ 커패시터 뱅크)", 국방과학연구소 기술보고서, GSDC-509-001016, '00.11.
- [3] 김진성, 정재원, 추중호, 이영현, 양경승, "해외전문가 초빙 결과(ISL)", 국방과학연구소 기술보고서, GSDC-509-990673, '99.7