

Ca 변화량에 따른 (Sr·Ca)TiO₃계 세라믹의 전압-전류 특성

최운식*, 강재훈*, 서용진*, 이원재**
 *대불대학교 전기공학과, **경원전문대 전자과

Voltage-Current Characteristics of (Sr·Ca)TiO₃-based Ceramics with contents of Calcite

Woon-Shik Choi*, Jae-Hun Kang*, Yong-Jin Seo*, Won-Jae Lee**

*Dept. of Electrical Eng., Daebul University, **Dept. of Electronic Eng., Kyungwon College

Abstract - In this paper, the structural and electrical properties of the Sr_{1-x}Ca_xTiO₃ (0≤x≤0.2)-based grain boundary layer ceramics were investigated by X-ray, SEM and V-I system. Increasing content of Ca, the average grain size and the lattice constant were decreased. The relative density of all specimens was >96%. The 2nd phase formed by thermal diffusing from the surface lead to a very excellent electrical properties, that is, ε_r >50000, tan δ <0.05, ΔC(±10%.

하여 1500kg/cm²의 압력으로 성형하였다. 성형한 시료는 반도체 세라믹스를 얻기 위하여 1420~1520℃(N₂ 분위기)에서 4시간동안 소결하였다. 소결한 시편은 양면이 평행이 되도록 연마하여 일부는 반도체 세라믹스의 저항률을 측정에 사용하고, 일부는 BL구조를 얻기 위하여 금속 산화물(CuO)을 1150℃(30min, 1, 2, 3hr)에서 열확산하였다. 열확산 시킨 시편의 양면을 연마한 후 전기적 측정을 위하여 은전극을 650℃에서 20분간 소결 부착하였다. 시편의 제작공정을 그림 1에 나타낸다.

1. 서 론

최근 전자·통신기기에서 가전제품에 이르기까지 각종 전기·전자기기가 소형·고성능화 되어가고 있으며, 아울러 전자기기에서는 다기능화가 진행되고 있다. 따라서 사용되는 전자부품에도 소형화 및 고 신뢰성은 물론 전자기기의 다양한 기능을 충족시키기 위한 성능이 동시에 요구되고 있다.

이러한 요구에 부응하는 전자부품의 하나로서 입계절연형 반도체 세라믹 캐패시터를 들 수 있으며, 이것은 단위면적당의 정전용량이 크기 때문에 소형·경량화는 물론 유전손실, 온도계수 등의 특성이 우수하여 고기능성 전자부품으로서 각광받고 있다. 현재 SrTiO₃계 입계절연형 캐패시터가 갖는 고용량성과 전압-전류 특성의 비선형성을 이용한 복합기능소자가 연구·개발되어 실용화되고 있으며, 이와 같은 다기능 소자는 전자기기의 소형과, 고성능화에 요구되는 고신뢰성을 충족시키기 위해 충분하다고 생각된다.

따라서, 본 연구는 다기능 소자로서 응용 가능하고 온도특성이 우수한 (Sr·Ca)TiO₃계 세라믹을 취하여 Ca 변화량에 따른 반도체 세라믹을 제작한 후 표면으로부터 CuO를 열확산 시킴으로서 입계층 세라믹 캐패시터를 제작하였으며, 그의 구조적 전기적 특성을 고찰함으로써 고용량성 바리스터로서의 응용 가능성에 대하여 검토하였다.

2. 실험

2.1 시편제작

본 연구에서는 유전상수 50000이상, tan δ <5%의 우수한 특성을 갖는 (Sr_{1-x}Ca_x)TiO₃(x=0.05~0.2) 입계절연형 세라믹 캐패시터를 제작하기 위하여 출발원료로 순도 99.9% 이상의 SrCO₃, CaCO₃, TiO₂, Nb₂O₅와 액상 소결재로서 미량의 SiO₂를 사용하였다. 각 원료를 조성식에 따라 10⁻⁴g까지 칭량한 후 아세톤을 분산매로 하여 알루미늄 유발에서 충분히 혼합·분쇄하였으며, 혼합물은 1150℃에서 2시간 동안 하소하였다. 하소시킨 분말은 2.5wt%의 유기결합제와 혼합한 후 80메쉬의 체를 통과시켜 조립화 하였으며, Ø20mm의 금형을 사용




그림 1 시편의 제작공정


2.2 측정

소결온도 및 Sr의 Ca로의 치환량에 따른 시편의 미세구조 변화는 광학 현미경과 SEM을 이용하여 관찰하였으며, 시편의 구성성분과 양을 알기 위하여 EDX 분석을 하였다. 반도체 세라믹스의 평균 결정립 크기는 intercept법에 의하여 측정되었다. 또한, 소결온도 및 조성 변화에 따른 결정구조의 변화 및 고용체 형성과정을 고찰하기 위하여 2θ = 20~80° 에서 X-ray 회절분석을 하였다.

열처리 시편의 정전용량과 손실계수는 HP 4194A를 사용하여 1kHz에서 측정되었으며, 측정된 정전용량을 이용하여 각 시편의 비유전율을 계산하였다. 조성 및 소결온도의 변화에 따른 반도체 시편의 비저항 및 열처리 시편의 비저항은 고저항 미터(K6517)를 사용하여 측정되었다. 전압-전류 특성은 K237 V-I system을 사용하여 측정하였다.

3. 결과 및 고찰

그림 2는 Sr의 Ca로의 치환량에 따른 SEM 사진을 나타낸 것이다. 그림에서 Ca치환량이 0~15mol%까지는 평균 결정립의 크기는 감소하나 그 이상 첨가시 결정립이 성장하며 불규칙한 분포를 나타내고 있다.



x=0.05 x=0.1

x=0.15 x=0.2

그림 2 Ca 치환량에 따른 SEM 사진

소결된 시편의 합성 정도와 결정상을 알아보기 위하여 X선 회절 분석을 행하였으며, 그림 3은 x의 변화량에 따른 X선 회절 분석 결과이다.

x가 증가함에 따라서 주 피크들이 우측으로 이동하고 있음을 볼 수 있는데 이것은 Sr(1.21Å)보다 이온반경이 작은 Ca(1.03Å)의 치환량이 증가할수록 격자가 수축하기 때문이라 생각된다. 소결온도에 따라서는 큰 변화는 보이지 않았다.




그림 3 x의 변화에 따른 X선 회절

그림 4는 x의 변화에 따른 격자정수의 변화를 나타낸 것이며, x가 증가함에 따라 격자정수가 서서히 감소하고 있음을 알 수 있다. 이와 같은 결과들은 x가 증가함에 따라 격자정수와 격자 부피가 직선적으로 감소한다는 연구보고들과 잘 일치하고 있다.




그림 4 소결온도와 Ca 치환량에 따른 격자정수

본 연구에 사용된 시편의 소결밀도(bulk density)는 조성 변화에 관계없이 X-ray 분석에 의한 이론밀도의 96~98%범위에 속하는 아주 양호한 값을 나타내고 있으며, 그 결과를 그림 5에 나타낸다.




그림 5 소결온도와 Ca 치환량에 따른 상대밀도

x=0.2가 첨가된 시편의 경우 소결밀도가 증가하고 있는데 이것은 SEM 사진으로부터 x가 증가함에 따라 결정립의 크기가 감소하다가 x=0.2 첨가시 결정립이 증가하므로서 상대적으로 기공이 감소한 결과라 생각된다.

그림6은 x의 함수로서 소결온도에 따른 반도체 세라믹스의 저항을 나타낸다. 본 연구에 사용된 시편의 비저항은 $10^1 \sim 10^2 [\Omega \text{cm}]$ 정도의 비교적 양호한 값을 얻었다. 기본 반도체 세라믹스의 저항은 손실계수와 정전용량의 변화를 그리고 바리스타 특성에 영향을 미친다.




그림 6 소결온도에 따른 반도체 저항률

반도체 시편의 비저항은 소결온도에 따라 1480°C까지는 급격히 감소하며 1480°C~1500°C에서 안정된 후 1520°C에서 소결시 급상승하고 있다. 이러한 결과로 최적의 비저항을 얻기 위한 소결온도는 1480°C~1500°C일 것으로 사료된다.




그림 7 소결온도 및 Ca 치환량에 따른 유전특성

그림 7은 1150°C에서 2시간 표면으로부터 CuO를 열확산 시킨 시편의 소결온도 및 Ca 치환량에 따른 유전특성의 결과이다. 소결온도가 증가함에 따라서 $x=0.05$ 는 거의 변화가 없으나 $x=0.1$ 이상인 경우 유전율이 점차 증가하고 있으며, 이는 SEM 사진과 소결밀도 분석으로부터 알 수 있듯이 소결온도가 증가함에 따라서 결정립 크기와 소결밀도가 증가하고, 상대적으로 유전층의 두께가 감소하여 유전율이 상승하는 것으로 생각된다. 즉, 동일 조건의 시편에 있어서 평균 결정립이 클수록 유전율이 상승함을 알 수 있다.




그림 8 열처리 시간에 따른 유전 특성

그림 8은 x 의 변화량에 따라 1500°C에서 소결한 시편을 열처리 시간에 따른 유전 특성의 변화를 나타낸 것이다. 그림으로부터 $x=0.05, 0.10$ 인 시편은 열처리 시간에 따라 유전율이 상승하고, $x=0.15, 0.20$ 시편은 열처리 시간이 2시간을 넘는 경우 유전율이 감소하고 있음을 알 수 있다. 열처리 시간이 길어짐에 따라 유전율이 감소하는 현상은 산화되기 쉬운 Ca의 고용의 영향으로 재산화가 쉽게 진행되므로 입계의 두께가 두껍게 되어 유전율이 작게 된다. 따라서 동일 조건에서 생각하면 Ca의 치환량이 증가할수록 산화층의 두께가 증가할 것이므로 유전율은 감소하고, 계면에 형성된 제 2상의 저항은 유전손실에 영향을 미치게 될 것이라는 것을 예상할 수 있다. 본 연구에서 적절한 열처리 시간은 유전율과 손실을 고려할 때 2시간이 적절하다고 생각된다.

본 연구에서 얻은 전압-전류특성으로부터 전도 영역을 3영역으로 나누어 생각할 수 있었으며, 이들 각 영역의 전도기구에 대하여 고찰하여 보면 다음과 같다.

① 제 1 영역

이 영역에서의 전류는 인가전계에 따라 거의 직선적으로 증가하며, $J \propto E$ 이므로 이영역의 전류밀도는 전계에 비례하는 오옴의 법칙으로 설명할 수 있다. 본 연구에 있어서는 비화학 당량으로 첨가한 Nb에 의해서 생성되는 Ti^{2+} 와 미치환된 Nb^{5+} , A-site 공공이나 이온화된 미반응 Ca^{2+} , Sr^{2+} 등의 이온들이 불순물로 작용하며 이 영역에서의 전도에 기여하는 것으로 생각된다.

② 제 2 영역

이 영역에서의 전압-전류 특성은 인가전계가 증가함에 따라 전류는 비직선적인 변화를 보이며 증가함을 알 수 있다. 작은 전계의 변화에도 전류밀도가 급격히 증가하는 비오옴 특성을 나타내고 있는 것으로부터 이 영역에서의 전도특성은 온도에 의한 이온 및 불순물들의 활성화에 의한 기여보다는 공핍층에 포획되어 있던 전자들이나 이온들이 인가 전계의 상승에 따라 활성화되면서 이들이 전도에 크게 기여하고 있는 것으로 생각된다.

③ 제 3 영역

이 영역은 인가 전계의 증가에 따라 전류가 급증하여 파괴에 이르고 있음을 볼 수 있다. 이 영역의 전류 급증을 설명할 수 있는 이론으로는 공간전하 제한전류(SCLC), 쇼트키 방출이론과 전자상태 파괴이론 등이 제안되고는 있으나 실험적인 사실을 충분히 설명하기는 어려우며, 이 영역에서의 전도는 쇼트키효과를 거쳐 온도에 거의 영향을 받지 않는 양자역학적인 터널전도에 이르러 파괴에 이르는 것으로 사료된다.

3. 결 론

(Sr, Ca)TiO₃계 BL Capacitor의 미세구조와 전도특성을 고찰한 결과 다음과 같은 결론을 얻었다.

평균 결정립은 소결 온도에 따라서 증가하였으며, Ca의 치환량에 따라서는 감소하였다. X-ray 분석 결과 Ca의 치환량에 따라서 주 peak가 우측으로 이동 즉, 단위 셀의 체적이 감소함을 확인하였으며, 이것은 격자정수의 감소와 잘 일치하였다. 반도체 시편의 비저항은 $10^1 \sim 10^2$ [Ωcm]을 나타내었으며, 이것은 $>50,000$, $\tan \delta < 0.05$, $\Delta C (\pm 10\%)$ 의 우수한 유전 특성을 얻는데 효과적이었다.

(참 고 문 헌)

- [1] Masayuki Fujimoto, Junzo Tanaka and Shinichi Shirasaki, "Planar Faults Grain Boundary Precipitation in Non-Stoichiometric (Sr, Ca)TiO₃ Ceramics", J. Appl. Phys., 27[2], 1152-1166, 1988
- [2] Yoshitaka Nakano, Masamitsu Watanabe, and Tomoharu Takahashi, "Investigation of interface states in (Sr, Ca)TiO_{3-x}-based ceramics", J. Appl. Phys., 70[3], 1539-1547, 1991
- [3] Mark V. Raymond and Vasantha R.W. Amarakoon, "Microstructure and Electrical Properties of Chemically Prepared Nb₂O₅-Doped SrTiO₃ Ceramics", J. Am. Ceram. Soc., 73[5], 1308-11, 1990
- [4] Masayuki Fujimoto, Yet-Ming Chiang, Alexana Roshko, and W. David Kingry, "Microstructure and Electrical Properties of Sodium-Diffused and Potassium-Diffused SrTiO₃ Barrier-Layer Capacitors Exhibiting Varistor Behavior", J. Am. Ceram. Soc., 68[11], C-300-C-303, 1985
- [5] M. Mcquarrie, "Structural Behavior in the system (Ba, Ca, Sr)TiO₃ and Its Relation to Certain Dielectric Characteristics", J. Am. Ceram. Soc., 38, 444, 1955
- [6] M. Ceh, D. Kolar and L. Golic, "The phase Diagram of CaTiO₃-SrTiO₃", J. Solid State Chem., 68, 68, 1987
- [7] T. Hirata, K. Ishioke and M. Kitajima, "Vibrational spectroscopy and X-ray Diffraction of Perovskite Compounds Sr_{1-x}M_xTiO₃ (M=Ca, Mg; 0 ≤ x ≤ 1)", J. Solid State Chem., 124, 353-359, 1996
- [8] Takahiro Takada, Osamu kanda and Satoshi Takao, "The Effects of Additives for a (Sr, Ca)(Ti, Nb)O₃ Boundary Layer Capacitive-Varistor on the Microstructure and Electronic Properties", Journal of the Ceramic Society of Japan, 103[3], 251-258, 1995