

## 병렬형 스트림 암호 시스템 설계에 관한 연구

이훈재\*

\*경운대학교 컴퓨터전자정보공학부

e-mail:hjlee@kyungwoon.ac.kr

## A Study on Designs for a Parallel Stream Cipher System

Hoon-Jae Lee\*

\*School of Computer, Electronics and Information  
Communications Engineering, Kyungwoon University

### 요약

통신망의 급격한 발전과 통신 속도의 향상에 따라 암호 알고리듬의 고속화 필요성이 절실하다. 본 논문에서는 LFSR을 고속화하기 위하여 한 클럭에  $m$ 번의 이동이 이루어지는 고속형 HS-LFSR을 제안하였고, 이를 기본으로 다수의 키 수열 발생기를 병렬 연결하여 속도를 개선시킨 병렬형 스트림 암호를 제안하였다. 그리고 병렬형 스트림 암호 예로서  $m$ -병렬 합산 수열 발생기( $m$ -parallel SUM-BSG)를 제안하여  $m=8$ 인 병렬 발생기를 세부 설계 예시하였으며, 제안된 발생기는 기존의 비도 수준을 유지하면서 처리 속도를  $m$ 배 높일 수 있음을 확인하였다.

### 1. 서론

최근 통신망의 급격한 발전과 더불어 처리할 데이터가 텍스트/음성 데이터에서 화상회의나 동영상 자료 등 점차 멀티미디어 자료 형태로 변모해가고 있으며, 이에 따라 암호 알고리듬도 고비도, 고속화 및 고신뢰도 설계가 요구된다.

암호 방법은 스트림 암호, 블록 암호 그리고 공개 키 암호로 분류될 수 있으며, 블록 암호의 ECB (electronic codebook) 모드<sup>[1]</sup>는 채널에러 시 그 여파가 블록 크기만큼 확산 (error propagation) 되므로 암호 통신으로 인한 통신 선로의 품질 저하를 유발시킨다. 즉, 128-비트 블록 암호를  $10^{-6}$  비트 에러율(BER, bit error rate)을 갖는 채널에 적용하여 암호통신을 할 경우 채널에러 특성이 128배 떨어지고  $10^{-4}$  ( $\approx 128 \times 10^{-6}$ ) 채널로 기능이 저하될 수 있다. 또한, 공개 키 암호는 처리 속도가 느리기 때문에 고속 데이터 처리에 부적합할 뿐 아니라 ECB 모드처럼 에러가 블록 전체로 확산되는 단점이 있다. 그리고 스트림 암호는 채널에러 확산이 없고 안전성(비도 수준) 요소가 몇 가지 측면에서 수학적으로

보장이 되며 고속 처리가 가능한 장점이 있지만, 이 방법 역시 초고속 통신 서비스에 따른 암호 처리를 원활하게 할 수 있을지 의문이다.

본 논문에서는 암호 시스템의 초고속화와 통신 채널을 통한 때 에러 확산이 없는 통신 암호시스템의 설계라는 두 가지 목적을 설정하여 스트림 암호와 블록 암호의 장점을 혼합시킨 병렬형 스트림 암호를 제안한다. 즉, 스트림 암호의 비도 수준과 에러 확산 방지 기능을 유지하면서 블록 암호의  $m$ -비트 병렬 처리 기능을 혼합시켜 고속화시킬 새로운 암호 처리 형태이다. 제안된 HS-LFSR (high-speed LFSR)은 한 클럭만에  $m$ -비트 이동이 가능한 고속형 LFSR이며, 이를 활용하여 블록 암호처럼 동시에 여러 비트 출력을 내는  $m$ -비트 병렬 비선형 결합함수의 일반형을 제안한다. 이에 대한 설계 예로서 기존의 합산 수열 발생기<sup>[2~4]</sup>를 조합한  $m$ -병렬 합산 수열 발생기 ( $m$ -parallel SUM-BSG)와  $m=8$ 인 병렬 발생기 (8-parallel SUM<sub>11</sub>-BSG)를 세부 설계 예시 한다. 마지막으로 제안 발생기에 대하여 스트림 암호의 비도 요소와 처리 속도를 동일한 조건으로 적

용시켜 그 특성을 분석한다.

## 2. High-speed LFSR 제안




그림 1. LFSR과 HS-LFSR

고속형 high-speed LFSR (HS-LFSR)은 그림 1과 같이 병렬형 스트림 암호 구현을 위한 핵심 요소이며, 'LFSR을 어떻게 구성하면 시스템 1-클럭 만에  $m$ -비트를 이동시킬 것인가' 하는 문제를 해결하는 기본 개념에서 제안되었다. 그림 b)에서 가운데 위치한  $n$ -단 LFSR은 출력력 연결 구성만 다를 뿐 기존의 LFSR과 동일하며,  $m$ -단 LBUF(left buffer) 및 RBUF(right buffer)는 다음 클럭에서 출력력을 저장할 버퍼의 역할을 한다. 모든 비트가  $m$ -비트 단위로 병렬 이동(parallel shifting) 하기 위하여 병렬 경로가 구성되어야 하며, 귀환 탭에서도  $m$ -묶음의 XOR 조합 연산을 거쳐 그 결과는 RBUF에 동시에 모인다. 다음 클럭(시점)에서는 RBUF의 내용이 LFSR의  $m$ -비트 블록 부분으로 이동되고, 계속해서 왼쪽으로 블록 크기( $m$ ) 단위 만큼 병렬 이동 된다. 결국 이 발생기는 한 클럭에  $m$ -비트 이동 후  $m$ -비트(또는 그 이하) 출력을 동시에 생성하는 발생기로서 긴 주기에서의 출력 수열은 단 한번만 사용되므로 랜덤 특성, 주기 등 비도 특성이 일반 LFSR과 동일함을 알 수 있다. 또한 비트 단위의 출력을 발생하는 LFSR과 비교할 때 HS-LFSR은 암호화 처리 속도가  $m$ 배 빨라지며, 고속화에 따른 하드웨어 복잡도는 다소 증가될 수

있지만 최근의 집적회로 기술 발전으로 큰 문제가 되지 않는다.

## 3. 병렬형 스트림 암호 제안




그림 2. 병렬형 스트림 암호

일반 스트림 암호의 키 수열 발생기와 달리 병렬형 스트림 암호는 그림 2와 같이  $N$ 개의 LFSR (linear feedback shift register)을 이용하지만  $m$  ( $\leq N$ ) 개의 비선형 결합 함수 ( $f_1, f_2, \dots, f_m$ )를 독립적으로 설계하여 별개의 수열을 발생시키며, 이 수열로  $m$ -비트 블록 단위의 병렬 처리가 가능하도록 한다. 이 경우 기존의 스트림 암호보다 구현 복잡도는 증가되지만 속도가  $m$ 배 이상 빨라질 수 있다. 또한 스트림 암호와 마찬가지로 여러 확산이 없기 때문에 여러 전송 부호와 같은 별도의 부가 장치 없이 전송 선로의 품질을 현행 수준으로 유지시킬 수 있게 된다. 필요시 비선형 결합 함수에 메모리 비트를 활용하여 상관 면역성<sup>[3,5-7]</sup>을 높여 상관성 공격(correlation attack)을 방어토록 할 수도 있다.

그림 3은  $m$ -비트 병렬 비선형 결합 함수 ( $f_1, f_2, \dots, f_m$ )의 일반화된 모델을 나타내었다. 비선형 결합 함수의 형태는 다양하지만 비선형 요소인  $M_i$ -비트 메모리 ( $c_{i1}, c_{i2}, \dots, c_{iM_i}$ )를 사용하여 일반화시킬 수 있으며, 각 LFSR은 모두 HS-LFSR 형태로 구성되어 한 클럭만에  $m$ -비트를 출력하고 비선

형 결합 함수에 공평한 입력을 제공한다. 또한 LFSR의 단수를 각각 다르게 설정하고, 일반 키 수열 발생기의 설계 조건에 부합하는 설계를 한다.

본 일반형 발생기에 사용될  $m$ -비트 병렬 비선형 결합 함수(키 수열 발생기)는 일반 비선형 결합 함수<sup>[1-4]</sup>와 유사하며, 다음과 같이 구성된다.

$$\begin{aligned} f_1(x_{11}, x_{21}, \dots, x_{N1}, c_{11}, c_{12}, \dots, c_{1M_1}) \\ = a_{1,0} + \left( \sum_{i=1}^N a_{1,i} x_{1i} + \sum_{i=N+1}^{N+m} a_{1,i}' c_{1i} \right) + \\ \left( \sum_{i,j} a_{1,ij} x_{1i} x_{1j} + \sum_{i,j} a_{1,ij}' c_{1i} c_{1j} + \sum_{i,j} a_{1,ij}'' x_{1i} c_{1j} \right) \\ + \dots + a_{1,ij..N+m} x_{1i} x_{1j} \dots x_{1m} c_{11} c_{12} \dots c_{1M_1} \end{aligned}$$

$$\begin{aligned} f_2(x_{12}, x_{22}, \dots, x_{N2}, c_{21}, c_{22}, \dots, c_{2M_2}) \\ = a_{2,0} + \left( \sum_{i=1}^N a_{2,i} x_{2i} + \sum_{i=N+1}^{N+m} a_{2,i}' c_{2i} \right) + \\ \left( \sum_{i,j} a_{2,ij} x_{2i} x_{2j} + \sum_{i,j} a_{2,ij}' c_{2i} c_{2j} + \sum_{i,j} a_{2,ij}'' x_{2i} c_{2j} \right) \\ + \dots + a_{2,ij..N+m} x_{2i} x_{2j} \dots x_{2m} c_{21} c_{22} \dots c_{2M_2} \end{aligned}$$

$$\begin{aligned} f_m(x_{1m}, x_{2m}, \dots, x_{Nm}, c_{m1}, c_{m2}, \dots, c_{mM_m}) \\ = a_{m,0} + \left( \sum_{i=1}^N a_{m,i} x_{mi} + \sum_{i=N+1}^{N+m} a_{m,i}' c_{mi} \right) + \\ \left( \sum_{i,j} a_{m,ij} x_{mi} x_{mj} + \sum_{i,j} a_{m,ij}' c_{mi} c_{mj} + \sum_{i,j} a_{m,ij}'' x_{mi} c_{mj} \right) \\ + \dots + a_{m,ij..N+m} x_{mi} x_{mj} \dots x_{mn} c_{m1} c_{m2} \dots c_{mM_m} \end{aligned}$$

여기서  $x_{ij}$ 는 LFSR<sub>i</sub>의 병렬  $m$ 비트 중  $j$ 번째 출력 수열 ( $1 \leq i \leq N, 1 \leq j \leq m$ )을,  $c_{ij}$  ( $1 \leq i, j \leq m$ )는  $i$ 번째 함수의  $j$  메모리 수열을 나타내며,  $a_{k,i}, a_{k,i}', a_{k,ij}, a_{k,ij}', a_{k,ij}'' \dots, a_{k,ij..N+m} \in [0, 1]$ ,  $0 \leq M_1, M_2, \dots, M_m \leq m$ 이 된다.

또한, 병렬 비선형 결합 함수  $f_i(x_{1i}, x_{2i}, \dots, x_{Ni}, c_{i1}, c_{i2}, \dots, c_{iM_i})$ 는 각각 다음과 같이 일반 비선형 결합 함수의 특성을 만족하여야 한다<sup>[1-2]</sup>.

- 1) 입력 수열의 통계적 성질을 출력 키 수열에 그대로 전달 할 수 있어야 한다.
- 2) 입력 수열의 주기를 조합하여 키 수열의 주기를 최대화 시켜야 한다.
- 3) 입력 수열의 선형 복잡도를 조합하여 키 수열

의 선형 복잡도를 극대화 시켜야 한다.

- 4) 입력 수열과 출력 키 수열간에 고차 상관 면역도를 가져야 한다.
- 5) 구현하기 쉬워야하고 속도가 빨라야 한다.
- 6) 비밀키에 의하여 쉽게 제어 가능하여야 한다.




그림 3.  $m$  병렬 비선형 결합함수 일반형 모델

병렬 비선형 결합 함수이고, 상기의 특성을 잘 만족하는 함수의 예로 Rueppel의 합산 수열 발생기(SUM-BSG: Rueppel's summation binary sequence generator)<sup>[2-4]</sup>를 들 수 있다. 세부 설계 예시될 발생기는  $m$ 개의 LFSR 수열과  $M$ 비트의 캐리 메모리 수열을 각각 입력하는 SUM-BSG를 병렬로 연결시킨  $m$ -비트 병렬형 스트림 암호 발생기이다. 제안된 발생기의  $i$ 번째 SUM-BSG<sub>i</sub>에서  $k$ 번째 입력 수열 ( $x_{ik}$ ),  $j$ 번째 캐리 수열 ( $c_{ij}$ ) 및 출력 수열 ( $y_i$ )의 관계는 다음과 같다.

$$(y_i) = \{(x_{1i}) \oplus \dots \oplus (x_{mi})\} \oplus \{(c_{i1}) \oplus \dots \oplus (c_{im})\}$$

여기서  $i = 1, 2, \dots, m$ ,  $y_i$ 는  $i$ 번째 SUM-BSG<sub>i</sub>의 출력 수열,  $x_{1i}$ 는 LFSR<sub>1</sub>의  $i$ 번째 출력 수열,  $x_{2i}$ 는 LFSR<sub>2</sub>의  $i$ 번째 출력 수열,  $x_{m,i}$ 는 LFSR<sub>m</sub>의  $i$ 번째 출력 수열이며,  $c_{ij}$ 는  $i$ 번

발생기에서 사용된  $j$ 번째 carry memory 수열이다.

**특성 1.** 만일  $\gcd(l_i, l_j) = 1$ , ( $1 \leq i, j \leq m, i \neq j$ )  
인 상호 소수(relative prime)이고, 사용된 모든 LFSR의 초기치가 non-null일 때, 개별 SUM-BSG<sub>i</sub> 발생기의 비도 특성은 다음과 같다.<sup>[2]-[3]</sup>

$$1) \text{ 주기} : P_i = \prod_{j=1}^m (2^{l_j} - 1)$$

2) 난수 특성 : 양호

3) 선형 복잡도 :  $LC_i \leq P_i$

4) 상관 면역도 :  $K_i = m - 1$ .

SUM-BSG<sub>i</sub>는 특성 1과 같이 최대 주기, 좋은 랜덤 특성, 주기와 비슷한 크기의 선형복잡도, 그리고 최대 차수 상관 면역도를 갖는 것으로 알려져 있다.

병렬형 키 수열 발생기 세부 설계 예로  $m=8, M=3$ 인 11-입력 합산 수열 발생기(SUM<sub>11</sub>-BSG)를 제시하였다. 입력 8-비트 ( $x_1, x_2, x_3, x_4, x_5, x_6, x_7, x_8$ )는 각각 LFSR<sub>i</sub> ( $i=1,2,\dots,8$ ) 출력이며, 캐리 입력 3-비트 ( $c_{i3}, c_{i2}, c_{i1}$ )는 캐리 출력으로부터 귀환된다. 이들 입력 11-비트들은 각각 실수 합산된 후 이진수로 변환되어 4-비트 ( $c_{i3}, c_{i2}, c_{i1}, y_i$ )로 출력을 내며, 이들 중에서 최하위  $y_i$  비트는 키 수열 출력으로 사용되고 나머지 캐리 3-비트 ( $c_{i3}, c_{i2}, c_{i1}$ )는 결합 함수의 비선형성 증가 및 "0"-“1” 균일 분포 성 유지를 위하여 입력에 귀환된다.

본 발생기의 LFSR 구성을 위한 원시 다항식은 참고 문헌<sup>[8]</sup>에 따라 발생하였으며, 특성 1을 잘 만족하고 있음을 컴퓨터 시뮬레이션을 통하여 확인할 수 있었다.

#### 4. 결 론

본 논문에서는 기존의 스트림 암호 방식에서 초고 속 처리와 통신 채널을 활용한 통신 암호시스템의 구현에 따른 문제점 분석을 통하여 비도 수준을 현 상태로 유지하면서 구현 방법을 개선하여 고속 처리 실현이 가능한 병렬형 스트림 암호를 제안하였다. 우선 고속처리를 위하여 LFSR을 고속화시킨 HS-LFSR을 제안하였으며, 이 발생기에서는  $m$ -비트 동시 출력에도 불구하고 각각의 출력이 이중으로 사용되지 않는 특징을 갖는다. 또한 HS-LFSR을 사용하여 구성되는 병렬형 스트림 암호 ( $m$ -병렬 키 수열 발생기 일반형)는 기존의 스트림 암호에서 1-비트씩 처리되는 단점을 보완하여 동시에 여러 비트가 처리될 수 있도록 블록 암호 개념을 혼합시켰다.

마지막으로 병렬형 스트림 암호의 설계 예로 11 비트 입력을 갖는  $m$ -parallel SUM<sub>11</sub>-BSG와  $m=8$ 인 세부설계를 제시하여 일반 스트림 암호의 비도 요소와 유사한 조건으로 분석하였다. 그 결과  $m$ -비트 생성을 위한 발생기는 각각 원래의 설계 기준을 잘 만족하기 때문에 기존의 비도 수준을 유지할 수 있었으며, 병렬 배치로 인한 암호 처리 속도는  $m$ 배 개선될 수 있음을 확인하였다. 결론적으로 제안 발생기는 하드웨어의 복잡도가 다소 증가되지만 게이트 집적도가 큰 문제가 되지 않는 현실을 감안할 때 하드웨어 부담을 크게 늘리지 않고도 데이터 처리 속도를  $m$ 배 향상시킬 수 있는 발생기로써 다가오는 정보 고속화시대에 적합하다고 할 수 있다.

#### 참고문헌

- [1] B. Schneier, *Applied Cryptography*, 2nd Ed., Jhon Wiley & Sons, Inc., 1996.
- [2] R. A. Rueppel, *Analysis and Design of Stream Ciphers*, Springer-Verlag, 1986.
- [3] R. A. Rueppel, "Correlation Immunity and the Summation Generator," *Advances in Cryptology, Proceedings of CRYPTO'85*, pp. 260-272, 1985.
- [4] Hoonjae Lee, Sangjae Moon, "On An Improved Summation Generator with 2-Bit Memory," *Signal Processing*, Vol. 80, No.1, pp. 211-217, Jan. 2000.
- [5] W. Meier and O. Staffelbach, "Correlation Properties of Combiners with Memory in Stream Ciphers," *Journal of Cryptology*, Vol.5, pp.67-86, 1992.
- [6] T. Siegenthaler, "Correlation-Immunity of Nonlinear Combining Functions for Cryptographic Applications," *IEEE Trans. on Infor. Theo.*, Vol. IT-30, No. 5, pp. 776-780, Sep. 1984.
- [7] X. G. Zhen and J.L. Massey, "A Spectral Characterization of Correlation-Immune Combining Functions," *IEEE Trans. on Infor. Theo.*, Vol.34, No. 3, May 1988.
- [8] B. Park, H. Choi, T. Chang and K. Kang, "Period of Sequences of Primitive Polynomials," *Electronics Letters*, Vol. 29, No. 4, pp. 390-391, Feb. 1993.